(지난 호에서 이어집니다) 포토리소그래피(photolithography)는 옵티컬 리소크래피(optical lithography) 또는 UV 리소크래피라고도 불리며 반도체 공정에서 박막(薄膜)이나 기판(基板)의 선택된 부분을 패터닝(patterning)하는데 사용합니다. 사전에 원하는 패턴이 형성되어 있는 포토마스크(photomask)에 빛을 쏴서 그 밑에 있는 웨이퍼 위에 그림자가 생기게 하고(이 과정을 노광이라고 부릅니다), 그 그림자 패턴은 빛이 사라지면 사라지므로 웨이퍼 상에 그림자 패턴이 남아있도록 하는 방법이 필요합니다.


웨이퍼 상에 감광성(感光性) 재료(포토레지스트 또는 레지스트라고 부릅니다. 빛을 받은 부분이 잘 녹아나는 성질로 변하는 레지스트를 포지티브 레지스트라고 부르고, 잘 녹아나는 성질을 갖고 있다가 빛을 받으면 잘 녹지 않는 성질로 변하는 레지스트를 네거티브 레지스트라고 부릅니다)를 코팅해주는데, 노광(露光) 공정을 통해 형성된 그림자 패턴에 의해 성질이 변하게 됩니다(포지티브 레지스트를 코팅했다고 가정하면, 그림자 패턴에 의해 빛을 받은 부분의 레지스트는 녹기 쉬운 성질로 변합니다. 이렇게 맺힌 상은 눈에 보이지는 않습니다. 그래서 잠상이라고 부릅니다. 네거티브 레지스트를 코팅한 경우는 반대의 상황이 되겠지요).

 

이미지출처 : (좌)http://goo.gl/fQzcSa (우)http://goo.gl/xpwjfV


노광이 끝난 웨이퍼를 현상액(現像液)에 노출시키면 녹기 쉬운 성질로 변한 레지스트 부분이 녹아나게 되어 그림자 패턴이 웨이퍼 상에 남게 됩니다(눈에 보이지 않던 잠상이 현상에 의해 눈에 보이는 상으로 변하게 되는 셈입니다). 이때 포지티브 레지스트를 코팅한 경우에는 마스크의 패턴과 같은 패턴을 보이게 되고, 네거티브 레지스트를 코팅한 경우에는 마스크의 패턴과 반대인 역상(易象)의 패턴을 보이게 됩니다. 자, 이제 웨이퍼 위에 특정한 패턴을 보인 레지스트가 형성되어 있는 상태입니다. 바꾸어 말하면, 웨이퍼 위의 어떤 부분은 SiO2가 레지스트에 의해 덮여 있고 다른 부분은 노출된 상태로 있습니다.



이제 웨이퍼에 식각액(蝕刻液)을 뿌려줘 볼까요? 레지스트에 의해 덮여 있는 SiO2 부분은 식각액이 닿지 못하므로 아무런 일이 벌어지지 않습니다. 하지만 노출된 SiO2 부분은 식각액에 의해 녹아나게 됩니다. 그런 후에 레지스트를 제거합니다(이 공정을 스트립이라고 부릅니다). 결국, 레지스트에 의해 보호받은 부분의 SiO2만 남아 있고 레지스트에 의해 보호받지 못한 부분의 SiO2는 제거되어 원래 포토마스크 위의 패턴과 같은 SiO2 패턴이 웨이퍼 위에 형성되었습니다.


 


소스와 드레인, 그리고 게이트를 형성하여 MOSFET을 만들어봅시다. p형의 기판을 가정해 봅시다. 트랜지스터를 형성하기 위해 소스와 드레인은 n형으로 만들어줘야 하는데 어떻게 하면 될까요? 예전에는 n형 불순물(dopant)을 가스 형태로 공급하면서 높은 온도로 가열해 불순물이 웨이퍼 속으로 확산(擴散)해 들어가는 방법을 사용했었습니다. 쉽고 값싼 방법이었으나 불순물의 깊이 방향으로의 양을 정밀하게 조절하기 어려운 문제가 있었지요. 소자의 집적도가 높아지면서 불순물 주입의 정확도가 요구되면서 다른 형태의 불순물 주입 방법을 고려하게 되었는데, 불순물을 이온화시켜서 웨이퍼 방향으로 가속시켜 불순물을 주입하는 방법을 사용하게 되었습니다. 이온의 양과 가속에너지를 정밀하게 제어할 수 있으므로 정확한 불순물 주입이 이루어지게 되었습니다.


갑자기 내용이 어려워졌다고요? 걱정 마세요. 차근차근 살펴보도록 하겠습니다. 검은깨 두부를 먹어봤나요? 필자는 검은깨 두부를 어떻게 만드는지 모르니 기대는 마세요. 다만 두부 속에 검은깨를 두부 표면에서 일정 깊이까지 일정량만을 정확하게 넣고 싶습니다. 검은깨 한 줌을 확 뿌리면 깊이 박힌 것부터 표면에 붙어 있는 것까지 다양하게 나타날 것입니다. 깨를 정교한 기계에 넣고 균일한 힘으로 분사하고, 공기의 저항을 막기 위해 진공 속에서 공정을 진행한다면 꽤 균일한 깊이에 검은깨가 분포하게 될 것입니다.


이미지출처 : http://goo.gl/GW9LFu


이온 임플란테이션도 비슷한 원리로 이해하면 됩니다. 이온 임플란테이션은 원하는 이온을 형성하는 이온 소스(ion source), 이온을 고에너지 상태로 가속시키는 가속기(accelerator), 이온이 충돌을 일으키는 타겟 체임버(target chamber)로 구성됩니다. 장비 제조업체마다 다양한 아이디어를 가지고 이온 소스를 제조하지만, 기본적인 원리는 전기적으로 중성인 공정 가스(원하는 불순물)에 전자(보통 열전자 형태로 텅스텐 필라멘트에 전류를 흘려주면 저항으로 뜨거워진 텅스텐 표면에서 열전자가 튀어나오지요. 이 열전자는 전기장에 의해 가속되면서 에너지를 갖게 됩니다)를 충돌시켜 가스가 전자를 잃어(가속으로 에너지를 얻은 열전자가 공정가스와 충돌하여 가스의 최외각 전자를 떼어냅니다) 양이온이 되도록 하는 것입니다.


이미지출처 : http://goo.gl/OT0QXd


이때, 이온 소스에는 우리가 원하는 이온만 형성되는 것이 아닙니다. 여러 잡다한 이온 중에서 웨이퍼에 최종적으로 주입될 이온만 선택하는 analyzer라는 장치가 있습니다. 전하를 띠고 있는 이온은 전기장에 의해서 가속이 되지만 전기장에 의해서 경로가 휘기도 합니다.


중학교 때 물리학에서 로렌츠의 힘이라는 것을 배웠습니다. 전하가 자기장 속에서 이동(전하의 이동을 전류라고 하지요)할 때 자기장과 전류의 이동 방향에 수직인 방향으로 전하의 이동방향이 휜다는 것입니다. 이동방향이 휘는 정도는 전하량과 질량에 따라서 다릅니다. 아무래도 전하량이 크면 더 많이 휘고, 질량이 크면 덜 휩니다(어렵다고요? 전기장과 자기장은 상호 간섭을 합니다. 그러므로 전하량이 클수록 더 크게 간섭하는 것입니다. 하지만 질량이 큰 것은 움직임이 둔합니다. 즉 간섭하는 양을 줄이는 역할을 하겠지요). 이 원리를 이용한 것이 옛날 브라운관 텔레비전의 전자총이지요.


이미지출처 : http://goo.gl/XwMy3b


아무튼, 로렌츠의 힘으로 모든 이온이 제각각 다른 반경으로 휘게 되는데 작은 구멍을 가진 장애물을 설치해서 잡다한 이온들은 장애물에 걸려 통과되지 못하도록 하고 원하는 이온만이 통과되도록 합니다. 이렇게 웨이퍼에 주입될 이온빔(ion beam)만이 선택받게 됩니다.


이미지출처 : http://goo.gl/OT0QXd


선택받은 이온빔은 높은 전압에 의해 가속되어 웨이퍼로 향하게 되고 최종적으로 타겟 체임버에 놓여 있는 웨이퍼 표면을 때리게 됩니다. 이온은 전하를 띠기 때문에 이온의 흐름은 전류의 흐름으로 모니터링되며, 타겟(웨이퍼)에 입사되는 이온의 양은 시간에 따라 누적된 양이 됩니다. 이 누적된 이온의 양은 이온 전류의 시간에 대한 적분값(컴퓨터가 알아서 계산해 주니 걱정 마세요)으로 불순물의 도스(dose)라고 부릅니다.


이온의 에너지는 가속전압에 따라서 결정되는데, 에너지가 크면 불순물이 웨이퍼의 깊숙한 곳까지 도달하고 에너지가 작으면 웨이퍼의 표면 쪽에 이르겠지요. 이렇게 불순물의 도핑 양과 깊이를 조절한답니다. 강한 에너지의 이온빔이 웨이퍼를 때리면 원치 않는 현상들도 일어납니다. 실리콘 원자들의 규칙적인 배열을 흩어버리거나 심지어는 실리콘 원자를 표면 밖으로 떼어내기도 하는 등 손상을 입히기도 한답니다. 이러한 결점에도 불구하고 불순물 도핑 공정에서 이온 임플란테이션은 주요 공정 중 하나로 자리매김하고 있습니다.


이미지출처 : (좌)http://goo.gl/G7FP9P (우)http://goo.gl/feG3Ce


이온 임플란테이션은 의도치 않게 웨이퍼에 손상을 입힌다고 했지요? 실리콘 원자들이 규칙적으로 배열된 곳에 강한 에너지를 갖고 충돌해 들어온 불순물(不純物, 도펀트)들은 원자들의 사이를 비집고 들어가 존재합니다(불순물 원자가 실리콘 결정 속의 침입형 자리에 존재한다고 부릅니다). 불순물이 반도체의 전기적 특성을 주기 위해서는 실리콘 원자들의 일부를 치환해서 잉여 전자 또는 잉여 정공(전자의 결핍과 같지요)을 생성해야 합니다. 아주 높은 온도를 가해 주면 이렇게 실리콘 원자 사이에 비집고 들어온 불순물들이 원래 있던 실리콘과 자리를 바꾸어(치환) 드디어 잉여 전자 또는 잉여 정공을 형성하여 n형 또는 p형의 전기적 특성을 갖게 됩니다. 이런 과정을 도펀트의 활성화(activation)이라고 부르고 도펀트의 활성화를 위해서 웨이퍼는 1,000도 이상의 열처리를 받게 되며, 이 공정을 RTP(rapid thermal process)라고 부릅니다. 이번 호에서는 MOSFET의 FEOL의 주요 공정을 살펴보았습니다.




Comments : 댓글을 달아주세요

댓글을 달아 주세요


지난 열 달 동안 반도체의 물리적 이론과 소자의 이해 및 최종 제품에 대해서 살펴보았는데요, 이제 이 제품들이 제조라인에서 어떻게 만들어지는지에 대해 살펴보도록 하겠습니다.


하나의 반도체 제품이 탄생하기까지는 수많은 과정을 거쳐야 합니다. 여기에서는 설계 등은 고려하지 않고 공정에 대해서만 살펴보고자 합니다. 공정은 크게, 웨이퍼 제조 공정, 소자(디바이스) 제조 공정, 그리고 마지막으로 우리 회사가 가장 잘하는 패키징 및 테스트 공정으로 나눌 수 있습니다. 이 중에 웨이퍼 제조 공정은 이전 호에서 다루었으므로 소자 제조 공정과 패키징 및 테스트 공정에 대해서 다루겠습니다. 반도체 소자도 여러 가지가 있지만, 가장 많이 생산되고 있는 MOSFET 소자의 공정에 대해 살펴보겠습니다.


소자 제조 공정은 다시 FEOL(front end of line) 공정과 BEOL(back end of line) 공정으로 나뉩니다. FEOL 공정은 실리콘 에피택시(박막 제조에서 기판 재료 표면의 원자 배열에 의존한 결정 구조의 박막이 성장하는 과정을 말합니다) 층 위에 MOSFET 트랜지스터를 형성하는 단계이고, BEOL 공정은 MOSFET 트랜지스터 위에 인터커넥션을 위한 금속배선 및 입출력 단자를 형성하는 단계를 말합니다.


먼저, MOSFET 트랜지스터를 어떻게 구성하는지 살펴봅시다. P 채널 MOSFET 트랜지스터를 가정하면, p형으로 도핑된 기판 위에 게이트 유전층(이산화규소가 일반적으로 사용됩니다)을 형성하고 게이트 영역과 소스 및 드레인 영역을 패터닝(포토마스크 공정으로 각 영역을 정의해 줍니다)한 후 소스와 드레인 영역에 n형 도펀트(5가의 원자가를 갖는 불순물)를 도핑(임플란테이션이나 확산 공정을 통해 도핑합니다)함으로써 형성됩니다.


▲ (좌)MOSFET모식도 (우)투과전자현미경사진 

이미지출처 : (좌)http://goo.gl/1HRNcg (우)http://goo.gl/tvvuAu


MOSFET 트랜지스터가 형성되었으면, 이들의 인터커넥션을 통해 원하는 회로를 형성해야 합니다. 인터커넥션은 일련의 BEOL 공정 단계(금속배선과 유전층에 의한 절연 공정을 반복해서 진행합니다)를 통해 몇 층의 금속배선을 형성합니다. 초기의 배선은 주로 알루미늄을 통해 이루어졌습니다. 시간이 흐르면서 같은 칩 면적 안에 더 많은 트랜지스터를 집적시키기 위해 트랜지스터 크기가 줄어들고 트랜지스터 간의 간격도 줄어들게 되었지요. 공정이 미세화됨에 따라 더 많은 트랜지스터가 동일 크기의 웨이퍼 내에서 형성되므로 공정 가격이 내려가고(웨이퍼당 가격은 올라가더라도 트랜지스터 하나당 가격이 내려간다는 의미이니 혼동하지 마세요) 소자의 성능은 향상되었습니다(소스와 드레인 사이의 간격이 줄어들면서 캐리어가 채널을 통과하는 데 걸리는 시간이 짧아지므로 신호는 더 빨라지는 셈입니다. 더구나 트랜지스터 간의 간격도 줄어들었으므로 트랜지스터 간의 신호전달도 더 빨라졌지요).


하지만 늘 좋은 일만 있는 것은 아니지요. 역기능도 나타나기 시작했답니다. 트랜지스터 크기와 간격만 줄어드는 것이 아니라 인터커넥션의 금속배선 크기와 배선 간의 간격도 줄어들어야 합니다(축소복사를 생각하면 됩니다). 전류가 흐르는 금속배선의 유효단면적(전문 용어가 나왔다고 당황하지 마세요, 차가 달릴 수 있는 도로의 폭이라고 생각하면 됩니다)이 줄어들면서 저항이 증가합니다. 소자의 성능은 향상되었지만 인터커넥션에서는 오히려 신호전달에 지연이 초래되었지요.


그뿐만 아니라 저항이 증가하면 열이 발생한다고 했지요(10월호(바로 가기)에 MP3 볼륨을 낮추는 것은 저항을 늘려서 신호 크기를 줄이는 것이고 줄어든 신호는 열의 형태로 전환된다고 설명했습니다), 이 열은 electromigration(전도전자와 금속 속에 흩어져 있는 원자핵들 사이의 운동량 변화로 인해 발생하는 도체 내의 지속적인 이온의 움직임에 의한 물질의 이동을 지칭하는 용어입니다. 


역시 어렵지요? 그냥 좁은 금속배선에 높은 전류가 흐를 때 금속 원자가 한 방향으로 이동해서 결국 금속배선을 끊어버리는 현상이라고 이해하면 됩니다. 그런데 이 현상은 온도가 높으면 더 심해집니다)이라는 불량을 더 촉진하였습니다. 문제가 있다고 좌절할 수는 없지요. 금속배선이 알루미늄으로부터 구리로 진화가 이루어졌습니다. 구리는 알루미늄보다 전기전도도가 높고 더 높은 온도에서 녹습니다. 따라서 금속배선 크기가 줄어들면서 발생한 저항의 증가를 늦출 수 있게 되었고 electromigration 문제도 해결했습니다. 모든 문제가 다 해결된 것은 아닙니다.


이번에는 배선 간의 줄어든 간격이 문제가 되었습니다. 도선에 흐르는 전류는 주변에 자기장을 형성한다는 것은 중학교 때 배운 물리 상식이지요. 자기장 속에 있는 도선은 자기장의 변화로 전류가 생성됩니다. 즉, 자기장의 변화로 원치 않는 전류가 생길 수 있다는 말이지요. 도선과 도선이 멀리 떨어져 있으면 서로의 존재를 크게 느끼지 못할 텐데, 가깝게 접근하게 되면 사정이 달라집니다. 서로의 존재를 강하게 느끼게 되겠지요.


그게 무슨 문제냐 고요? 요즘 아파트에서는 층간 소음 문제가 심각한 것 같습니다. 우리 가족만의 독립된 공간을 보장받고 싶은데, 이웃사촌의 발걸음 소리, 노랫소리, 문 여닫는 소리, 심지어는 싸우는 소리도 들리네요. 어떻게 하면 좋을까요? 예, 좋은 흡음 재료를 사용하면 됩니다. 인터커넥션 사이의 간격을 유전상수가 낮은 유전체 재료로 절연을 해주면 간격이 좁더라도 서로의 존재를 크게 느끼지 않는답니다. 이렇게 low-k dielectric 층(low-k dielectric 층은 일반적으로 기계적인 특성이 약해서 잘 깨진답니다. 이 때문에 소자의 신뢰성 문제가 야기되기는 하지만 여기서 깊이 다루지는 않겠습니다)이 소개되었답니다.


물론 low-k dielectric 층을 모든 배선 층에 적용하는 것은 아니랍니다. 배선 간의 거리가 미세한 트랜지스터 인근의 층들에만 low-k dielectric 재료로 절연하고 배선 간의 거리가 충분한 층들에는 일반적인 dielectric 재료로 절연해준답니다. 인터커넥션이 완료된 후에 외부 세계와의 연결을 위해 입출력 단자를 형성해 줌으로써 BEOL 공정이 마무리됩니다.


▲ (좌)MOSFET 모식도 (우)주사전자현미경사진 

이미지출처 : (좌)http://goo.gl/GdeUSK (우)http://goo.gl/xCLzgA


간단하지요? 디바이스 제조는 몇 개의 주요 공정의 반복으로 이루어집니다. 주요 공정 사이에 진행하는 세정(cleaning)이나 플라즈마 애슁(ashing) 등의 공정들도 매우 중요한 공정이지만, 전체적인 공정 이해를 위해서 꼭 필요한 공정들만 소개하도록 하겠습니다.


먼저, 패터닝을 위한 포토리소그래피와 식각(蝕刻, etching)을 생각해볼 수 있고, 도핑을 위한 이온 임플란테이션, 박막 형성을 위한 성막(成幕, deposition), 기타 열공정(熱工程)과 평탄화(平坦化, CMP) 공정을 생각해 볼 수 있습니다.



“여기를 보세요, 김치~! 하나둘셋, 찰칵!” 순간을 영원으로 바꾸거나 시간을 멈추게 하는 방법은 바로 ‘사진’입니다. 우리는 기억하고 싶은 순간을 사진을 찍어 보관하지요. 처음 필자의 집에 이사 온 토리의 기념사진입니다. 귀엽지요? 그래도 한 성질 한답니다. (다음 호에 계속)




Comments : 댓글을 달아주세요

댓글을 달아 주세요

Low-Profile Quad Flat Pack (LQFP)


앰코는 패키지 두께가 1.4mm이면서 MQFP와 같은 뛰어난 특성을 제공하는 LQFP패키지를 생산하고 있다. 이 패키지를 이용함으로써 패키지 엔지니어들, 부품 선택 제공자, 시스템 디자이너들은 보드 밀도 증가, 칩 크기 축소, 얇은 제품, 그리고 휴대의 용이성 등과 같은 문제들을 해결할 수 있다.

앰코의 LQFP는 ASIC, DSP, 컨트롤러, 프로세서, Gate array(FPGA/PLD), SRAM과 PC 칩셋 등과 같은 거의 모든 반도체 기기에 적용할 수 있다. LQFP는 특히 가볍고 광범위한 성능 특성을 요구하는 휴대 전자기기에 적합하다. 예를 들어, 노트북, 비디오·오디오, 텔레콤, 무선˙RF, 자료처리, 사무실 기기, 디스크 드라이브, 통신보드 등을 들 수 있다.


▲ Low-Profile Quad Flat Pack (LQFP)



'Semiconductor > 반도체 사전' 카테고리의 다른 글

LQFP PowerQuad® 4  (0) 2015.09.04
LQFP PowerQuad® 2  (0) 2015.08.28
Low-Profile Quad Flat Pack (LQFP)  (0) 2015.08.21
ExposedPad™ TSSOP  (0) 2015.08.14
ExposedPad™ SOIC / SSOP  (0) 2015.08.07
ExposedPad™ LQFP / TQFP  (0) 2015.07.31

Comments : 댓글을 달아주세요

댓글을 달아 주세요


(지난 호에서 계속 이어집니다) BJT에서도 PNP형 BJT가 있었고 NPN형 BJT가 있었던 것을 기억하시나요? MOSFET에서도 어떤 캐리어를 전류 흐름에 사용하느냐에 따라서 PMOS(P채널 MOSFET)과 NMOS(N채널 MOSFET)으로 나뉩니다.


▲ PMOS와 NMOS ⓒ백종식


소스와 드레인이 P형 반도체 영역이고 실리콘 기판이 N형 반도체 영역으로 되어 있는 것이 PMOS이고, 반대(소소의 드레인이 N형 반도체 영역이고 실리콘 기판이 P형 반도체 영역으로 되어 있는 것)로 되어 있는 것이 NMOS입니다. 눈치를 챘겠지만, PMOS에서는 정공이 전류를 이루는 캐리어가 되고 NMOS에서는 전자가 전류를 이루는 캐리어가 됩니다. 소스와 드레인 사이, 게이트 밑 부분을 채널이라고 부릅니다. PMOS에서는 P형 채널이 형성될 것이고, NMOS에서는 N형 채널이 형성되겠지요. 자, 이제 MOSFET이 작동하는 원리를 좀 자세히 들여다볼까요?


MOSFET은 공핍형 MOSFET증가형 MOSFET으로 나뉘는데요, 공핍형은 평상시에 소스와 드레인 사이에 채널이 형성되어 있어, 전류가 흐르다가 게이트를 닫아주면 전류가 차단되는 형태로 동작하고 증가형은 반대로 평상시에 소스와 드레인 사이에 채널이 형성되지 않아 전류가 흐르지 못하다가 게이트를 열어주면 전류가 흐르게 되는 형태로 동작한다는 것이 다릅니다.


중요한 것은 소스와 드레인 사이에 캐리어가 흐를 수 있는 채널의 형성 여부에 따라 소스와 드레인 사이에 전류의 흐름이 제어된다는 것입니다. 뭔가 좀 어려워지는 것 같지요? 증가형 MOSFET만 살펴보도록 하겠습니다. 우선 NMOS만 고려해 보겠습니다.


▲ 증가형 MOSFET 구조 ⓒ백종식


위의 그림에서 보듯, NMOS의 소스와 드레인은 N형 영역으로써 전자가 다수 캐리어이고, 두 영역의 사이에는 P형 영역으로써 정공이 다수 캐리어입니다. 평상시에는 소스와 드레인 사이에 전자가 흘러갈 수 있는 채널이 형성되어 있지 않습니다. (전자가 흘러가려면 N형 영역이 만들어져야 합니다)


게이트에 양의 전압을 걸어주면 어떤 일이 벌어질까요? 게이트와 실리콘 기판 사이에 유전체가 끼어있어서 전류는 흐를 수 없습니다. 하지만 전기장(전계)이 형성되어 게이트 밑부분에 있는 정공들이 척력을 받아 밀려나고 전자(P형 영역에서의 소수 캐리어)들이 인력을 받아 몰려들어 N형 채널이 형성됩니다. 이 N형 채널은 전자가 달려갈 수 있는 도로인 셈입니다. 이렇게 형성된 N형 채널을 반전층이라고 부릅니다. P형 영역의 다수 캐리어는 정공이었는데, 게이트에 걸어준 양의 전압 때문에 다수 캐리어인 정공이 물러나고 소수 캐리어인 전자가 몰려들어 캐리어 영역이 P형으로부터 N형으로 반전되었기 때문에 반전층이라고 불리게 된 것입니다.


반대로 게이트에 음의 전압을 걸어볼까요? 인력에 의해 정공들이 끌려오겠군요, 처음보다 더 많은 정공이 게이트 밑에 모이게 되겠네요. 전자가 달릴 수 있는 통로가 더 굳세게 닫힌 셈입니다. 전류가 흐를 수 없겠지요. 증가형 NMOS의 경우 소스에서 드레인으로 전자가 흐를 수 있도록 통로를 만들기 위해 게이트에 양의 전압을 걸어주었는데, 통로가 간신히 만들어져서 전류가 흐르기 시작하는 전압을 문턱전압(threshold voltage)이라고 부릅니다. MOSFET은 문턱전압 이상의 전압을 게이트에 걸어줘야 전류가 흐른다는 것을 꼭 기억하십시오.


반도체 업계에서는 무어의 법칙이 유명합니다. 반도체 집적회로의 성능이 18개월마다 2배로 증가한다는 법칙입니다. 쉽게 말하면 동일 면적에 더 많은 소자를 집적시킬 수 있는 것을 말하는 것으로 MOSFET의 소자 크기가 점점 작아진다는 것을 의미합니다. 요즘 실리콘 노드라는 말을 많이 사용합니다. 20나노나 10나노라는 말도 심심치 않게 들어보았을 것입니다. 이것은 MOSFET에서 게이트의 폭을 일컫는 말이고 나노라는 것은 십억분의 일을 나타내는 접두어로써 10나노(정확하게 말하려면 10나노미터라고 해야 합니다)는 백 분의 일 마이크론입니다. 실감이 나지 않는 크기이지요. 10나노는 구리 원자를 약 40개 정도 일렬로 세운 길이입니다. 이런 정도의 크기로 소자를 만들 수 있다는 것이 정말 놀라울 따름이네요.


MOSFET을 줄이면서 얻게 된 장점들은 아주 많습니다. 당연히 동일 면적에 더 많은 MOSFET을 담을 수 있으므로 고성능화되었고, 최종 제품의 크기는 줄어들었고, MOSFET 하나당 가격은 줄어들었으며, 다른 많은 장점이 있습니다. 하지만 반대로 고질적인 문제들도 발생하게 되었는데요. 게이트 크기만 줄여서는 전체 소자의 크기를 줄일 수 없지요. 배선들의 폭도 줄여야 합니다.


이 때문에 결국은 배선의 저항이 증가하게 됩니다. (저항은 배선의 길이에 비례하고 단면적에 반비례하므로 배선의 폭이 줄면 저항은 증가합니다) 게이트의 폭이 줄어들면서 문턱전압 이상의 전압을 게이트에 가해주지 않더라도(동작상태가 아니라 standby 상태입니다) 통계상 고에너지를 갖는 일부 전자가 소스로부터 게이트를 통과해서 드레인으로 가는 확률이 높아집니다. 흐르지 않아야 할 전류가 의도치 않게 흐르는 것인데 이것을 문턱아래누설(subthreshold leakage)이라고 부릅니다. (누설전류는 여러분들의 휴대용기기가 작동하지 않은 상태에서 전력이 소비되어 배터리가 빨리 방전되는 원인이 됩니다)


게이트의 성능을 향상하게 시키기 위해 유전체의 두께는 얇을수록 좋습니다. 하지만 이로 인해 게이트로부터 실리콘 기판으로 전류 터널링이라는 양자현상이 발생하는데, 이것도 일종의 누설전류로써 불필요하게 제품의 소비전력을 높이는 부작용을 가져옵니다. 물론 게이트의 크기를 줄임으로써 오는 공정상의 어려움은 말하지 않아도 당연합니다.


이러한 많은 어려움이 있는데도 MOSFET이 현대의 디지털 기기에 핵심적으로 사용되고 있는 이유는 BJT에 비해 구조가 단순하므로 집적도에 유리하고 공정이 단순하여 생산단가가 낮습니다. 또한 BJT는 베이스 전류로써 이미터와 컬렉터 사이의 전류를 제어하므로 제어에 따른 전류의 소비가 있지만 MOSFET에서는 게이트와 실리콘 기판 사이에 전기장만을 형성하고 실제로 전류를 흐르게 하지는 않으므로 소스와 드레인 사이의 전류를 제어하는 데 따른 전류의 소비는 없습니다. 즉, 디바이스 작동에 따른 전력소모가 BJT에 비해 작습니다.


축하합니다! 이제 여러분은 반도체를 이용한 다이오드와 트랜지스터에 대해서 배웠고, 현대 디지털문명의 핵심 주인공인 MOSFET의 원리에 대해서 이해하게 되었습니다.




Comments : 댓글을 달아주세요

댓글을 달아 주세요

  1. 전기 학생 2017.01.31 16:29 신고 Address Modify/Delete Reply

    안녕하세요.

    다이오드부터 MOSFET 까지 강의 잘 봤습니다. 한번 더 정독할 생각입니다.
    좋은 글 좋은 강의 감사합니다.

  2. 대학생 2017.03.08 20:31 신고 Address Modify/Delete Reply

    반도체의 개념을 좋은 글을 통해서 조금씩 이해해 가고 있는 학생입니다. 다만
    N형 영역이 생성되어야 전류가 흐른다는 개념이 이해가 가질 않습니다.
    게이트에 양 전압이 걸리면, 유전체 아래쪽 P는 -로 대전되고 소스왼쪽에 있는 P반도체는 밀려나온 정공이 위치(제 생각입니다.)하면서 +로 대전된 효과를 낼것 같다고 생각이 들었습니다. 그러면 앞서 말한 역방향 바이아스가 걸려 전류가 통하지 않아야 할 것 같은데, 반대로 설명하셔서 이해가 가지 않았습니다. 그 부분을 좀 더 설명해 주실 수 있을까요?


지난 호에 p형 반도체n형 반도체를 한 면에서 접촉해 다이오드(pn 접합다이오드)를 만들어 보았습니다. 생각보다 복잡하고 이해하기 까다로웠을 것입니다. 다시 한 번 정리하자면, p형 반도체 쪽에 +전압이, n형 반도체 쪽에 –전압이 걸리면 순방향 바이어스가 되어 전류가 흐르지만, 반대로 전압이 걸리면 역방향 바이어스가 되어 전류가 흐르지 않는데, 이를 설명하기 위해 각 반도체 영역의 다수 캐리어와 소수 캐리어의 거동에 대해 지난 호에 설명했습니다. 이러한 pn 접합다이오드의 대략적인 모식도와 기호는 아래 그림과 같습니다.


▲ pn 접합다이오드 ⓒ백종식


이번 호에는 한 발 더 나가서, 그렇게 만들어진 다이오드 2개를 붙여 pnp(또는 npn) 접합트랜지스터를 만들어 보려고 합니다. 지난 호의 내용이 아직도 이해가 되지 않았다면 다시 돌아가 정독해 주세요. 이번 호의 내용을 이해하기 위해서 꼭 필요하답니다.


pnp 접합트랜지스터의 대략적인 모식도와 기호는 아래 그림과 같습니다. 접합다이오드에서와는 달리 반도체 영역이 3개 있습니다. 이미터, 베이스, 그리고 컬렉터입니다. (혹시 위의 다이오드 모식도와 아래 트랜지스터의 모식도가 똑같이 세 개의 영역으로 나누어져 있다고 혼동하는 독자가 있을지도 모르겠네요. 위의 다이오드 모식도에서 가운데 있는 영역은 공핍층을 나타낸 것이고, 아래의 트랜지스터 모식도에서 가운데 있는 영역은 반도체입니다. 엄밀히 그리자면 아래의 트랜지스터 모식도에서 B-E접합면과 B-C접합면에 공핍층이 있어야 합니다만, 트랜지스터에서는 모식도를 단순하게 나타내기 위해 공핍층을 그려 넣지 않았으니 혼동하지 마세요!)


▲ pnp 접합트랜지스터 ⓒ백종식


npn 접합트랜지스터의 모식도와 기호는 아래와 같습니다. 기호를 보면 이미터의 화살표가 반대로 되어있는 것만 다르고 똑같이 생겼네요.


▲ npn 접합트랜지스터 ⓒ백종식


자, 그럼 이러한 접합트랜지스터가 어떻게 작동하게 되는지 간단히 살펴볼까요? npn 접합트랜지스터와 pnp 접합트랜지스터의 작동방식은 비슷하므로 npn 접합트랜지스터의 작동방식만 살펴보기로 하겠습니다. 이미터 쪽에 순방향 bias를 걸어주고 (이미터의 n 쪽에 음의 전압을 베이스의 p 쪽에 양의 전압을 걸어주는 것) 컬렉터 쪽에 역방향 bias를 걸어주면 (컬렉터의 n 쪽에 양의 전압을, 베이스의 p 쪽에 음의 전압을 걸어주는 것) 작동하게 됩니다.


이해가 잘 안 된다고요? 그럼 하나씩 뜯어서 살펴봅시다. 이미터와 베이스 사이에 순방향 bias를 걸어주면 이미터에서 베이스 쪽으로 전자(이미터 반도체 내의 다수 캐리어)가 주입되고 베이스에서 이미터 쪽으로 정공(베이스 반도체 내의 다수 캐리어)이 주입됩니다. 한 가지 중요한 점은, 일반적으로 이미터 쪽의 불순물 도핑 양이 베이스 쪽의 불순물 도핑 양보다 훨씬 많으므로 이미터에서 베이스 쪽으로 주입되는 전자의 양이 베이스에서 이미터 쪽으로 주입되는 정공의 양보다 훨씬 많음에 유의하세요.


전자와 정공이 만나면 재결합하게 되는데, 전자의 양이 정공의 양보다 훨씬 많아서 대부분의 전자는 재결합하지 않은 채 컬렉터 쪽으로 넘어가 컬렉터 전류를 이룹니다. 베이스 반도체 영역은 일반적으로 작게 만듭니다. 그 이유는, 전자와 정공의 재결합 가능성을 낮추어 더 많은 수의 전자가 이미터에서 컬렉터 쪽으로 살아서 갈 수 있도록 해주기 위함입니다.


이제 컬렉터와 베이스 간의 bias를 살펴볼까요? 컬렉터와 베이스간에 역방향 bias를 걸어주면(컬렉터의 n 쪽에 양의 전압을, 베이스의 p 쪽에 음의 전압을 걸어주는 것을 말합니다) 베이스 영역을 살아서 통과한 전자가 양의 전압에 의해 이끌려 컬렉터 영역을 무사히 통과하게 되어 컬렉터 전류를 이루게 됩니다.


▲ pnp 접합 ⓒ백종식


이번에는 다른 시각으로 한 번 살펴보겠습니다.


일반적으로 이미터 쪽의 도핑은 컬렉터에 비해 높습니다. 베이스 영역을 빼고 생각해 본다면 이미터에서 컬렉터 쪽으로 전자 농도의 차이가 있으므로 전자의 흐름이 있어서 전류가 흘러야 합니다. 하지만 가운데 베이스가 끼어 전위장벽을 형성하므로 전자가 이동할 수 없어서 평상시에는 전류의 흐름이 없습니다. 베이스의 전위장벽을 낮춰주면 비로소 이미터에서 컬렉터 쪽으로 흐르게 되겠군요. 전위장벽이 낮아질수록 전자의 흐름이 더 수월해지겠네요.


즉, 이미터에서 컬렉터 쪽으로 흐르는 전자의 양, 다른 의미로 컬렉터에서 이미터 쪽으로 흐르는 전류의 양이 베이스 영역의 전위장벽에 의해서 조절됩니다. 베이스 영역의 전위장벽은 베이스 전류에 의해서 조절됩니다. 결론적으로, 컬렉터에서 이미터로 흐르는 전류의 양은 베이스 전류에 의해서 조절된다고 할 수 있겠습니다. 그런데, 베이스 전류는 일반적으로 매우 낮습니다.


다시 말해, ‘매우 낮은 베이스 전류를 가지고 컬렉터와 이미터 간의 전류를 조절한다’는 것인데, 다른 시각으로 보면 ‘베이스 전류의 작은 변화가 컬렉터와 이미터 간의 전류를 크게 변화시킨다’는 것으로 이해할 수 있습니다. 이것을 우리는 전류증폭이라고 부릅니다. (베이스 전류의 작은 변화를 입력으로 주면 컬렉터와 이미터 간의 큰 전류 변화가 출력으로 나타난다는 것이지요) 이것을 접합트랜지스터의 활성모드라고 부릅니다. (다음 호에 계속)


▲ npn BJT의 작동원리 ⓒ백종식




Comments : 댓글을 달아주세요

댓글을 달아 주세요


(지난 호에서 이어집니다) 정공이 다수캐리어인 p형 반도체(흰 점으로 표시된 것이 정공입니다)와 전자가 다수캐리어인 n형 반도체(검정 점으로 표시된 것이 전자입니다)가 한 면에서 만났습니다. 만나기 전에는 각각의 다수캐리어들은 균일하게 분포하여 있었습니다. 물론 이온화된 도너 또는 억셉터도 균일하게 분포하여 있으며, 각각의 반도체는 전기적으로 중성인 상태입니다. (p형 반도체에서는 음이온과 정공의 수가 같고, n형 반도체에서는 양이온과 전자의 수가 같으므로 전기적으로는 중성입니다) 그러다가 한 면에서 두 반도체가 만나면 접합면 부근의 정공(p형 반도체의 다수캐리어)과 전자(n형 반도체의 다수캐리어)가 서로 끌려 오다가 만나겠지요. (이때, 이온화된 도너나 억셉터는 움직이지 않고 고정되어 있음에 유의하세요)


ⓒ백종식


정공과 전자가 만나면 어떻게 될까요? 그냥 없어집니다. (정공은 전자의 빈자리이므로 전자를 만나면 빈자리가 채워지는 셈이므로 아무것도 남지 않겠지요) 이것을 전자와 정공의 재결합이라고 부릅니다. 전자와 정공의 재결합이 일어나면 재미있는 현상이 벌어지게 됩니다. 차근차근 이해해 보도록 합시다.


전자와 정공은 혼자서 저절로 생겨난 것이 아니라, 반드시 그 자리에 양이온과 음이온을 생성한다고 했지요. (n형 반도체는 도너를 이온화시키면서 전자가 전도대로 올라가는 것임을 기억하세요, p형 반도체는 억셉터를 이온화시키면서 정공이 가전자대에 생성되는 것이고요) 전자와 정공이 재결합한 자리에는 음이온(p형 반도체)과 양이온(n형 반도체)만 남게 됩니다.

접합이 이루어지기 전에는 각 반도체 내에는 다수캐리어와 불순물(도너 또는 억셉터) 이온이 같은 수로 있어 전기적으로 중성이었는데, 접합이 이루어진 후에는 접합면 부근 다수캐리어들이 재결합을 이루며 소멸하여, 그 부분에는 이온들만 존재하게 되므로 전기적 중성이 깨지게 됩니다. 이렇게 다수캐리어들이 재결합으로 소멸한 접합면 부근의 영역을 공핍층(depletion layer, 다수캐리어가 없어졌으므로)이라고 부르고, 결과적으로 전기적 중성이 깨져서 전하를 띠게 되므로 공간전하영역(space charge layer)이라고도 부릅니다.


각각의 반도체 영역에서 다수캐리어들이 모두 접합면으로 끌려와 재결합하면서 소멸해버리면 전류가 흐를 수 없는 부도체가 되어버리겠다는 걱정이 안 드나요? 걱정하지 마세요. 다행스럽게도 pn접합을 하면서 생성된 공핍층이 그런 일이 일어나지 않도록 막는 장치니까요. 전자와 정공이 재결합하면서 소멸(공핍층이 생기고)하고 이온(p형 반도체 쪽에는 음이온, n형 반도체 쪽에는 양이온)들만 남아서 p형 반도체 쪽에 ‘–‘ 전기를, n형 반도체 쪽에는 ‘+’ 전기를 띠게 되므로 공핍층 내에 전위(potential)가 형성됩니다.

이 전위는 n형 반도체 내의 전자가 p형 반도체 쪽으로 접근하는 것을 막아 평형을 이루게 됩니다. (p형 반도체 쪽에 생겨난 ‘–‘ 전기가 전자의 접근을 막지요) 마찬가지로, p형 반도체 내에 있던 정공들도 이 전위로 인해 더 n형 반도체 쪽으로 접근할 수 없게 됩니다. (n형 반도체 쪽에 생겨난 ‘+’ 전기가 정공이 접근하지 못하도록 밀어내지요) 이렇게 공핍층 내 이온으로 인해 생겨난 전위로 다수캐리어들이 더 끌려올 수 없도록 전위장벽이 생기는데, 이를 접촉전위(contact potential)라고 부르며 실리콘 pn접합일 때 접촉전위의 크기는 대략 0.6~0.7V 정도 됩니다.


이렇게 p형 반도체와 n형 반도체를 한 면에 접촉해 놓은 것이 반도체 소자의 가장 기본인 다이오드입니다. 축하합니다! 기본적인 반도체 물리학을 이해하게 되었고, 드디어 반도체 소자로 넘어가도록 하겠습니다.


ⓒ백종식


위의 다이오드에 전압을 걸어주면 어떻게 될지 살펴봅시다. 먼저 전압을 걸어주기 전을 생각해 봅시다. 물이 담긴 대야의 한 부분에 잉크를 한 방울 떨어뜨리면 어떻게 될까요? 잉크는 떨어진 지점으로부터 번져나가 결국 대야 전체에 균일하게 섞이게 될 테지요. 이것을 확산이라고 부릅니다. 농도가 높은 곳으로부터 낮은 곳으로 물질이 이동하여 결국 농도의 차이가 없도록 균일하게 섞이게 되는 것이지요.

그럼, 위의 p형 반도체와 n형 반도체에서는 확산 현상에 대해서 어떻게 생각해야 할까요? 즉, 전압을 걸어주지 않아도 확산으로 정공이 많은 p형 반도체 쪽에서 n형 반도체 쪽으로 이동함으로써 (전자가 많은 n형 반도체 쪽에서 p형 반도체 쪽으로 이동함으로써) 전류가 흘러야 하지 않을까요? 정답은 “No!”입니다.

물론 처음에는 각 다수캐리어의 농도 차이로 확산이 일어나 전자와 정공의 재결합이 일어나지요. 그러면서 공핍층이 생겨나고 전위장벽(접촉전위)이 발생해 그 이상의 확산을 막습니다. 즉, 농 차로 인해 각 다수캐리어들이 확산하려고 하는 경향과 전위장벽이 평형(줄다리기를 생각해 봅시다. 힘의 크기가 같아서 이쪽으로도 저쪽으로도 움직이지 못하는 상태를 ‘평형상태’라고 말하지요)을 이루어 캐리어들이 움직이지 못합니다. 즉, 다이오드에 전압을 걸어주기 전에는 전류가 흐르지 않습니다.


이제 다이오드에 전압을 걸어주는 경우를 두 가지로 나누어 생각해 봅시다. 먼저, p형 반도체 쪽에 ‘+’ 단자를, n형 반도체 쪽에 ‘–‘ 단자를 연결하게 되면 이것을 순방향 바이어스(forward bias)를 걸어준다고 표현합니다.

정공과 전자가 신이 났습니다. 전위장벽 때문에 꼼짝 못 하고 있다가 순방향으로 전압을 걸어주면(순방향 바이어스) p형 반도체 내에 있던 정공들은 접합면을 넘어 ‘–‘ 전압이 걸려있는 n형 반도체 쪽으로 달려가고 n형 반도체 내에 있던 전자들은 접합면을 넘어 ‘+’ 전압이 걸려있는 p형 반도체 쪽으로 달려갑니다. 접합면을 지나 n형 반도체 쪽으로 들어간 정공은 소수캐리어(n형 반도체의 다수캐리어는 전자이므로 정공은 소수캐리어가 되는 것을 상기하세요)가 되고, 접합면을 지나 p형 반도체 쪽으로 들어간 전자 역시 소수캐리어(p형 반도체의 다수캐리어는 정공이므로 전자는 소수캐리어가 되겠지요)가 되어 전류를 흐르게 합니다. 이 전류를 소수캐리어에 의한 전류라고 부릅니다.

다이오드에 흐르는 전류는 소수캐리어로 작용하는 정공과 전자에 의한 전류의 합이 됩니다. 외부에서 전압이 계속 유지되는 동안은 전원으로부터 캐리어들이 계속 공급되는 셈이므로, 위의 현상이 계속 일어나게 되겠지요. 한 가지 더 생각해 본다면, 걸어주는 전압은 최소한 전위장벽보다는 커야 다수캐리어들이 전위장벽을 넘어 상대편 반도체 쪽으로 넘어갈 것입니다.


ⓒ백종식


이제, p형 반도체 쪽에 ‘-‘ 단자를, n형 반도체 쪽에 ‘+’ 단자를 연결하는 경우를 생각해봅시다. 이것은 역방향 바이어스(reverse bias)를 걸어준다고 표현합니다. 전자는 ‘+’ 단자 쪽으로 끌리고, 정공은 ‘–‘ 단자 쪽으로 끌리게 되는데, ‘+’ 단자는 n형 반도체 쪽에, ‘-‘ 단자는 p형 반도체 쪽에 연결되어 있으므로 전자는 n형 반도체 쪽으로, 정공은 p형 반도체 쪽으로 끌리게 되는 셈입니다.

즉, 각 반도체의 다수캐리어들이 접합면으로부터 더 멀어지게 됩니다. 다수캐리어가 접합면으로부터 멀어지면, 그 영역에는 도너 또는 억셉터의 이온만 남게 되므로 결국 공핍층이 더 커지고 (공간전하영역이 확대되겠지요) 전위장벽은 더 높아지게 됩니다. 즉, 다수캐리어는 접합면을 넘어 상대편 반도체 쪽으로 넘어가지 못하므로 다수캐리어에 의한 전류는 흐르지 못합니다.

그러나 소수캐리어에 의한 전류를 고려해야 합니다. p형 반도체 내부에는 적은 양의 전자(소수캐리어)가 존재하고 n형 반도체 내부에도 적은 양의 정공(소수캐리어)이 존재합니다. 이들은 도너와 억셉터에 의해서 생겨난 것이 아니라 실리콘 자체에서 발생한 것들인데 (진성반도체의 경우 상온에서 실리콘 내의 일부 전자가 열에너지를 얻어 전도대로 올라가면서 가전자대에 정공을 남긴다는 것을 기억하세요) 상온에서 이들의 양은 극히 적습니다. P형 반도체 내에 있는 전자(소수캐리어)는 역방향 바이어스에 의해 p형 반도체 쪽으로부터 n형 반도체 쪽으로 접합면을 통과하여 흐르고 n형 반도체 내에 있는 소수캐리어로서의 정공 역시, n형 반도체 쪽으로부터 p형 반도체 쪽으로 접합면을 통과하여 흐르므로 소수캐리어에 의한 전류가 흐르게 되는데, 이 전류를 역포화전류(reverse saturation current)라고 부릅니다.

소수캐리어의 양이 극히 적으므로 역포화전류는 무시할 수 있습니다. 결론적으로 순방향 바이어스를 걸어주면 다이오드에 전류가 흐르고, 역방향 바이어스를 걸어주면 다이오드에 전류가 흐르지 않는 것으로 이해하면 됩니다.


ⓒ백종식


다이오드의 전기적 특성은 물의 흐름으로 생각하면 쉽겠네요. 물이 한 방향으로는 흐를 수 있고 반대 방향으로는 흐를 수 없도록 만들어진 특수한 파이프를 생각해봅시다. 파이프 내부에는 물의 흐름을 제어할 수 있는 판이 장치되어 있는데, 이 판은 앞 뒤로 움직일 수 있게 되어있으며 스프링에 연결되어있습니다.

파이프의 아래쪽 벽에는 스토퍼가 장치되어 있어서 판이 한쪽으로는 열릴 수 있지만 반대쪽으로는 열릴 수 없도록 했습니다. 물이 흐르지 않을 때는 스프링에 의해 판이 잡아 당겨져 파이프가 막히게 됩니다. 물을 오른쪽에서 왼쪽으로 흐르게 해볼까요? 수압이 왼쪽으로 걸리지만 판이 스토퍼에 걸려서 파이프가 여전히 막혀 있으므로, 물이 흐를 수 없습니다.

그럼 반대 방향으로 물을 흐르게 해 볼까요? 반대 방향으로 수압이 걸리면, 판이 열리면서 (스프링이 늘어났군요) 물이 왼쪽에서 오른쪽으로 흐르게 됩니다. 여기서 한 가지 알아야 할 것이 있습니다. 수압이 스프링의 힘보다 커야 판이 열리고, 작으면 판이 열리지 않으므로 물이 흐를 수 없다는 것입니다. 수압은 걸어준 전압으로, 수압의 방향은 바이어스의 방향으로, 물의 흐름은 전류로, 스프링의 힘을 전위장벽으로 이해하면 되겠네요!


ⓒ백종식




Comments : 댓글을 달아주세요

댓글을 달아 주세요

  1. 대학생 2017.03.08 19:57 신고 Address Modify/Delete Reply

    너무 이해 잘됩니다. 제가 본글 가운데서 최고입니다.!!!