Embedded Cu block


몇 년 전에 기판을 제작하는 한 회사에서 Cu block을 사용해서 AP 발열 성능을 개선했다는 뉴스가 있었습니다. AP 패키지에 사용하는 기판에 특히 hot spot이 발생하는 곳 바로 아래에 Cu block을 집어넣는다는 발상입니다. 어느 칩이든지 Hot spot이 발생할 수 있습니다. 특정 기능을 작동하면 칩의 일부 면적에서만 발열할 수 있고 그 부분만 상당히 뜨거워지는 현상이 발열할 수 있습니다. Cu block이 과연 얼마나 효과가 있는지 평가해봤습니다. 


▲ Fig7. Embedded Cu block in Substrate


유한요소 분석을 했습니다. 조건은 역시 JEDEC에서 규정한 보드와 실험조건을 그대로 모사했습니다. AP 칩 내에 1W의 Hot spot이 있다고 가정하고 그 위치 아래에 Cu block 역시 모사하였습니다. 결과를 보면 Cu block을 넣었음에도 온도는 거의 차이가 없다고 볼 수 있습니다. 


▲ Fig8. Max die temperature comparison with embedded Cu block


기대했던 것과 달리 개선의 효과는 볼 수 없었는데요. 왜 그럴까요? 구리는 다른 절연체는 물론이며 상대적으로 높은 열전도도를 갖습니다. (387W/mK) 하지만 아무리 열전도도가 높더라도 열은 솔더볼을 통과하여 보드로 열이 전달됩니다. 즉 솔더볼과 보드가 그대로라면 Cu block의 효과는 그대로입니다. 대신 Heat Capacitor의 역할을 한다고 볼 수 있습니다. 


▲ Fig9. Cu block의 Heat capacitor 역할


일반적으로 열전달 해석을 할 때 두 가지 방법이 있습니다. 정상상태와 과도 열 해석입니다. 모로 가도 서울만 가면 된다는 말이 있죠? 빨리 가든지 천천히 가든지 목표로 했던 곳에 도착한다면 결과는 같다고 볼 수 있습니다. 속도는 고려하지 않고 최종적으로 평형 상태에 이르렀을 때의 결과를 분석하는 방법을 정상상태(Steady state) 해석이라고 합니다. 그런데 시간에 따른 변화를 보겠다면 과도(Transient) 열 해석을 하게 됩니다. 아래 그림을 보면 Hot spot을 포함하여 3.5~4.5W를 주기적으로 바꿔주는 환경에서 AP 칩의 온도를 평가했습니다. Power 변화와 비슷하게 AP 칩의 온도도 오르락내리락했습니다. 정상상태 해석에서는 차이가 없었지만 과도 해석에서는 Cu block에 따라 0.6℃ 정도 온도가 내려갔습니다. Cu block 때문에 AP 칩의 온도가 조금 천천히 올라갔다고 볼 수 있습니다. 이 정도로 별 효과가 있냐고 할 수 있습니다만 순간적으로는 최대 9W까지도 Power가 사용될 수 있으니 저 정도의 차이도 유의미할 수 있다고 합니다.


▲ Fig10. Dynamic Power에 따른 과도 열 해석 결과

  

이런 효과 때문에 Cu block을 적용했던 것 같습니다. 아래 그림은 일정한 power를 사용하여 발열하였을 때에 과도 해석 결과입니다. 아주 오랜 시간이 지나면 Cu block의 유무와 상관없이 앞서 보였던 결과처럼 최종 온도는 비슷해집니다. 하지만 아래 결과를 보면 Cu block이 있을 때 상대적으로 천천히 온도가 올라갑니다. 칩 온도는 천천히 올라가고 빨리 식을수록 칩 설계에 큰 이점이 있다고 합니다. 같은 해석 조건에서 Cu block으로 인해 특정 온도에 도달하는 시간이 상당히 지연되었다고 볼 수 있습니다.

 

▲ Fig11. Cu block에 따른 과도 열 해석 결과

 

AP 패키지의 열 성능을 평가하면서 JEDEC 조건 외에도 실제 스마트폰 환경에서도 평가해볼 필요가 있었습니다. 여기에는 이태리 장인이 한 땀 한 땀 정성을 들이듯이 실제 스마트폰을 분해해서 구조와 치수를 분석했습니다. 


▲ Fig12. Smartphone Thermal modeling

 

모델이 복잡하며 사용된 소재의 물성을 확인하기가 쉽지는 않았습니다만 JEDEC 환경보다 좀 더 실제와 유사한 결과를 얻는 데 사용하고 있습니다. AP 패키지의 뿐만 아니라 주변의 온도 분포도 평가할 수 있습니다. 


▲ Fig13. 스마트폰 모델링의 열 해석 결과

 

이번 이야기에서는 스마트폰에 사용되는 Mobile AP와 패키징에 대해서 간단히 살펴봤습니다. 열 성능 개선을 위해 몇 가지 아이디어와 분석 결과도 설명했습니다. 아주 작은 개선 효과가 과연 도움이 될까 싶을 정도지만 그 정도의 작은 차이라도 유의미할 만큼 기술의 발전 정도와 한계 근처에 있다고 생각합니다. 그럼에도 더 나은 개선을 만들기 위한 고민이 엔지니어의 역할이겠지요. 제 고민은 다음은 또 어떤 이야기를 써볼까 입니다. 하하. 한 달 동안 고민하고 또 다른 이야기로 찾아뵙겠습니다.




WRITTEN BY 정규익

청운의 푸른 꿈을 안고 앰코에 입사한 지 어느덧 만 10년이 되었군요. 10년이면 강산도 변한다는데 마음만은 늘 신입사원처럼 모든 일이 신기하고 궁금해서 즐겁게 일했으면 하는 바람입니다.




저작자 표시 비영리 변경 금지
신고

Comments : 댓글을 달아주세요

댓글을 달아 주세요


Mobile AP (Application Processor)


안녕하세요. 어김없이 한 달은 금방 지났고 기다리시던 독자분들을 위해 어떤 이야기를 할까 고민했습니다. 이번에는 모바일 AP와 패키징에 관해서 이야기하려고 합니다. 메이저 회사들은 앞다투어 최신 스마트폰을 출시하고 있습니다. 성능만 놓고 보자면 10여 년 전의 데스크톱보다도 훨씬 더 좋은 것 같습니다. 크기는 말도 안 되게 작은데 기능이나 성능은 비약적으로 발전했다고 볼 수 있습니다. 컴퓨터에는 크게 세 가지 중요한 칩이 있습니다. 흔히 알고 있는 CPU가 있습니다. 다음으로는 North bridge, South bridge chip이 있습니다. CPU에서 연산한 데이터를 주고받는 North bridge가 있고 키보드, 마우스, USB, 모니터 등등의 장치와 연결하는 역할을 하는 South Bride 칩이 있습니다. 크게 세 종류의 칩이 있어야 컴퓨터가 작동할 수 있습니다. 그렇다면 우리가 사용하는 스마트폰은 어떻게 되어 있을까요? 물론 지금 쓰시고 있는 폰을 분해해봐도 좋지만 재조립이 자신 없다면 참아주세요. 검색사이트에서 조금만 찾아봐도 스마트폰의 메인보드 사진을 볼 수 있습니다. 


▲ Fig1. 컴퓨터 메인보드


▲ Fig2. Position of the Northbridge and Southbridge on a Motherboard


딱히 설명서가 없으니 앞서 말한 세 종류의 칩이 어디에 있을까 찾기는 쉽지 않은데요. 그림에서 표시한 AP (application processor)에 위에 세 가지 칩의 기능을 모두 합쳐 놓았습니다. North bridge, South bridge 칩이 하던 역할을 작은 AP 안에 다 집어넣는 기술을 SoC (System on Chip)라고 합니다. 십수 년 전에 벽돌처럼 크던 전화기가 지금처럼 작아진 이유이기도 합니다. 


▲ Fig3. Mobile AP on Smartphone

AP를 메인보드에 실장하기 위해서는 패키징을 해야 하겠죠. 제가 하는 일이 유한요소 해석을 사용한 특성 평가라고 말씀드렸죠? 지금부터는 AP 패키징에 대해서 그리고 제가 하는 열 특성 평가와 관련된 내용을 이야기해 보겠습니다. 


AP 패키징


Mobile AP에 가장 많이 사용되고 있는 패키징 플랫폼은 PoP (Package on Package)입니다. 그 말 그대로 패키지 위에 패키지를 쌓은 구조입니다. 스마트폰의 크기와 두께가 더욱 얇아지다 보니 메인보드 면적도 넉넉하지 못합니다. 그래서 메모리 패키지를 AP 패키지 위에 수직으로 쌓는 구조가 현재 가장 많이 사용되고 있습니다. 그러려면 TMV (Through Mold Via)를 통해 AP와 메모리 패키지 사이를 연결해줘야 합니다. 저렇게 PoP구조를 만들면 두께는 얼마 정도가 될까요? 한없이 얇아지기를 바라는 고객의 염원을 담아 1mm 이하의 요구도 들려오고 있습니다. 



앞서 이야기에서 스마트폰의 발열 문제를 이야기했는데요. 스마트폰에서 대부분 열은 이곳 AP에서 발생합니다. 가로세로 15mm 정도에 많게는 3Watts 이상이 발열되기도 합니다. 여기에서 발생하는 열을 빨리 방출시켜줘야 따뜻하다 못해 뜨거워지지 않을 수 있습니다. AP의 방열 개선을 위해 몇 가지 연구를 소개합니다.


Thermal Interface Material


일반적으로 보드 위에 실장된 패키지에서 발생한 대부분 열은 보드를 통해 방출됩니다. 다시 말해 패키지 위쪽 면을 통해 공기 중으로 열 방출은 그리 많지 않다는 의미입니다. 패키지 표면을 통한 열 방출을 개선하기 위해 Heatsink를 붙이기도 하는데요. 스마트폰처럼 얇은 공간 안에 우리가 흔히 알고 있는 Heatsink를 붙인다는 건 불가능합니다. 그 대신 AP 패키지가 스마트폰의 넓은 면적의 하우징과 연결된다면 Heatsink 효과를 얻을 수 있습니다. 그래서 이미 대부분 스마트폰에는 패키지와 하우징 사이에 TIM (Thermal Interface Material)을 사용해 접촉되어 있습니다. 대부분 열은 AP패키지에서 발생하는데 하우징으로 열이 방출되려면 메모리 패키지를 거쳐야 합니다. AP 패키지에서부터 하우징에 이르기까지의 열저항을 낮추려면 어떻게 해야 할지를 고민하다가 두 패키지 사이에 전도성 접착제를 도포를 해보았습니다. 


▲ Fig4. 스마트폰 단면도


▲ Fig5. TIM (Thermal Interface Material between PoP)


JEDEC에서 규정한 보드와 측정 조건을 고려했습니다. AP와 메모리 패키지 전체에 2.5Watts가 발열했을 때에 TIM에 따라서 온도는 대략 1도 정도 감소했습니다만 Theta JA기준으로는 5% 가까이 개선된 결과를 보였습니다. TIM을 통해 패키지가 Housing에 접촉했을 때에 발생한 열의 절반 이상이 Housing을 통해 방출되었고 TIM을 사용하면 약간 더 증가하는 것을 확인할 수 있습니다. (다음 호에서 계속)



▲ Fig6. TIM사용과 열전도도 증가에 따른 AP 온도 변화




WRITTEN BY 정규익

청운의 푸른 꿈을 안고 앰코에 입사한 지 어느덧 만 10년이 되었군요. 10년이면 강산도 변한다는데 마음만은 늘 신입사원처럼 모든 일이 신기하고 궁금해서 즐겁게 일했으면 하는 바람입니다.




저작자 표시 비영리 변경 금지
신고

Comments : 댓글을 달아주세요

댓글을 달아 주세요


Temperature profile during LAB


ELK stress by bonding method 사진출처 : Amkor


Thermal simulation for LAB


(지난 호에서 계속) LAB 방법은 기판 위에 플립칩을 올려놓고 칩 표면에 Laser를 조사합니다. 이때 열에너지가 전달이 되고 솔더가 녹았다가 굳으면서 본딩이 완료됩니다. 관건은, 원하는 영역에만 똑같은 (Homogenized) 양으로 레이저를 조사하는 것입니다. Laser의 power는 칩 크기나 두께에 따라서 달라지겠지만, 때에 따라 1,000Watts가 넘기도 합니다. 아주 높은 열에너지를 순간적으로 전달해야 하는데, 과연 얼마나 높은 에너지를 또 어느 정도 시간 동안 전달해야 안전하게 본딩이 될 수 있을까요? 무엇보다 수많은 범프 중에 어느 하나 빠지지 않고 모두가 잘 녹았다가 굳어서 본딩이 되려면 여간 복잡한 일이 아닙니다. 그래서 온도에 민감합니다. Mass reflow는 thermos-couple을 통해서 Reflow 장비 내부의 온도를 측정할 수 있겠지만 LAB는 만만치가 않습니다.



Homogenized Laser beam quality 사진출처 : Yanggyu Jung, Development-of-Next-Generation-Flip-Chip-Interconnection-Technology-using-Homogenized-Laser-Assisted-Bonding, 2016 IEEE 66th Electronic Components and Technology Conference, 2016


적외선 카메라로 칩 표면의 온도를 측정할 수는 있겠지만, 정작 중요한 칩 아래 범프의 온도는 측정할 수가 없습니다. Thermo-couple을 붙여서 할 수 있겠지만 점점 낮아지는 범프 높이에 thermos-couple을 일일이 붙이는 것도 쉬운 일은 아닙니다. 여기에서 제가 하는 일, Thermal simulation으로 LAB공정에 필요한 조건들을 찾는 데 도움이 될 수 있습니다.


여기에 FCBGA 모델이 있습니다. 크기는 대략 50X50㎟ 이고 칩의 크기도 20X20㎟ 정도입니다. Simulation을 통해 확인하고 싶은 것은, 범프가 제대로 녹을 수 있도록 범프 전체의 온도 분포입니다. 500Watts의 Laser를 1초 동안만 칩 표면에 조사합니다. 그런데 아래 그림을 보면 500W가 아니군요. Laser는 빛의 특성을 갖습니다. 칩의 표면처럼 매끄럽게 연마된(Polishing) 표면에서는 반사도 일어납니다. Laser 파장에 따라 칩 표면에서 반사되는 정도가 다릅니다. 아래 그림처럼 Laser의 파장을 고려해 실제로 칩에 전달되는 Power를 계산하고 적용했습니다. 그 외에 simulation 조건은 최대한 실제 상황과 유사하도록 조정했습니다.



파장에 따른 실리콘 칩의 반사도 사진출처 : http://www.pveducation.org/


자, 이제 결과입니다. 앞서 이전 이야기에서 언급했듯, 시뮬레이션 모델이 의미가 있으려면 실제와 잘 맞아야 할 텐데요, 이런 검증 과정이 꼭 필요합니다. 적외선 카메라로 측정한 칩의 표면 온도와 시뮬레이션에서 측정한 온도를 시간에 따라 비교해봤습니다. 1초 후에 최대 온도가 거의 비슷했습니다. 이후에 냉각되는 동안 속도가 좀 차이가 나지만 가열되는 동안 충분히 일치한다고 볼 수 있습니다. 이를 근거로 범프의 온도를 평가해봤습니다.


시뮬레이션 모델 검증을 위한 온도 비교 사진출처 : Amkor


칩의 대각선 방향으로 범프의 온도를 보았습니다. 중앙에서는 최대 250도가 넘지만 모서리로 갈수록 온도가 낮아집니다. 칩을 동그랗게 만들지 않는 이상 칩의 형상 문제로 모서리 부분은 온도가 낮아질 수밖에 없습니다. 시뮬레이션 결과를 바탕으로 범프가 충분한 열을 받을 수 있도록 Power, 시간, laser 면적 등을 조절하여 최적의 조건을 찾을 수 있습니다.




마무리하며


이번 이야기에서는 새로운 플립칩 본딩 방법인 LAB에 대해서 한 번 살펴봤습니다. 새로운 기술이 도입되면 무수한 장점과 함께 해결해야 할 어려움도 같이 찾아옵니다. 실제로 실험도 해보고 컴퓨터를 사용해 평가도 해보면서 그 어려움의 높이도 조금씩 줄여가고 있습니다. 결과만 짧게 보여드렸지만 유의미한 시뮬레이션 모델을 만들기 위해 수많은 시행착오를 거처야 했습니다. 그래도 끝내 의미 있는 결과를 얻을 수 있어서 다행이었습니다.


다음 달에도 새로운 기술 혹은 한참을 고민하다가 해결한 문제들을 갖고 다시 돌아오겠습니다. (^_^)




WRITTEN BY 정규익

청운의 푸른 꿈을 안고 앰코에 입사한 지 어느덧 만 10년이 되었군요. 10년이면 강산도 변한다는데 마음만은 늘 신입사원처럼 모든 일이 신기하고 궁금해서 즐겁게 일했으면 하는 바람입니다.





저작자 표시 비영리 변경 금지
신고

Comments : 댓글을 달아주세요

댓글을 달아 주세요


Laser Assist Bonding


독자 여러분, 안녕하세요! 오랜만입니다. 마치 엄마가 저녁에 무엇을 준비할지 고민하는 것처럼, 어떤 이야기를 할지 고민하다 보면 한 달도 금세 지나갑니다. 그러다 보니 시간이 좀 많이 지났군요. 이번 주제는 플립칩 본딩 방법의 하나로 LAB (Laser assisted boding)에 대해 소개할까 합니다. 앞서, 칩 본딩 방법의 하나로 플립칩에 대해서도 소개를 했습니다. 언제나 그러하듯이, 성능을 개선하거나 가격을 낮추기 위해 다양한 기술들이 연구되고 개발되고 있는데요, 그중에 새로운 플립칩 본딩 방법의 하나인 LAB에 대해 살펴보도록 하겠습니다.


Mass reflow vs LAB


기존에 와이어 본딩 방법은 칩과 기판 사이를 금속 와이어로 연결합니다. ‘패키징의 꽃은 와이어 본딩’이라는 말이 있을 정도로 아주 오랜 세월 동안 사용해 온 방법입니다. 하지만 칩과 기판 사이에 더 많은 연결이 필요하고 신호 손실을 줄이기 위해서는 와이어의 저항도 무시할 수 없게 되었습니다. 그 대안이 ‘플립칩’입니다. 칩 전 면적에 분포된 범프를 사용해 입출력 단자 개수도 늘릴 수 있고, 와이어에 비해 짧은 연결 거리로 인해 신호 특성에도 많은 장점이 있습니다. 하지만 언제나 그러하듯 장점이 있으면 해결해야 할 어려움들이 있게 마련입니다. 그중에 하나가 Reflow라는 공정을 거치는 동안 발생합니다.


일반적으로 플립칩 본딩을 하기 위해 무연 납 혹은 Cu pillar라는 범프 구조를 사용합니다. 구조는 약간 다르지만 칩을 기판 위에 붙이려면 범프의 솔더가 녹았다가 다시 굳는 과정을 거쳐야 합니다. 금속이 녹으려면 열이 필요합니다. 아래 그림은 일반적인 Reflow 장비입니다. 기판 위에 살짝 올려진 플립칩을 컨베이어 벨트 위에 올려 놓으면 저 장비를 지나가면서 본딩이 됩니다. 긴 장비 내에는 구간 별로 온도가 설정이 되어 있어서 솔더가 녹았다가 다시 굳으며 본딩이 됩니다. 이러한 본딩 방법을 Mass Reflow라고 부립니다. 그런데 본딩을 하는데 수 분이 소요되는 것도 문제지만 칩 외에 기판도 열을 받으면서 원치 않는 문제가 생깁니다.


Reflow 장비 사진출처 : http://www.hellerindustries.com/


Reflow temperature profile for SAC305 사진출처 : http://www.aimsolder.com/


기판도 열을 받으며 팽창하며 칩과 기판의 열팽창의 차이로 제대로 본딩되지 않고 범프 혹은 칩의 미세회로 층이 파손되는 경우가 발생합니다. 수천 개가 넘는 범프 중 하나라도 파손되면 패키지 기능에 문제가 생길 수 있어서 Mass reflow를 거치는 중에 범프가 파손되지 않도록 많은 노력을 해야 합니다.


Chip attach 이후 범프 주변의 변형과 stress 사진출처 : AMKOR INTERNAL


Bump tearing after Mass reflow 사진출처 : http://prod.semicontaiwan.org/


서두가 길었는데요, 문제의 원인은 칩뿐만 아니라 기판도 장시간 열을 받는다는 것입니다. 원하는 부분만 짧은 시간 동안 열을 가한다면 범프 파손 문제 해결에 큰 도움이 되겠지요. 이를 해결하기 위해 LAB (Laser Assisted Bonding) 방법을 사용하게 되었습니다. Mas reflow를 하는데 5~7분가량 뜨거운 Reflow 장비를 통과하는 데 반해, LAB는 레이저를 사용해 아주 짧은 시간 동안 칩 부분에만 열을 가하여 본딩하게 됩니다. 시간도 대략 1~2초에 끝나니 엄청나게 짧아진 셈입니다. 아래 그림을 보면, 칩과 주변에만 높은 온도가 유지되고 그 밖에 영역에는 상대적으로 온도가 낮습니다. 열에 노출되는 시간이 짧고 부분적이니 칩과 범프에 발생하는 스트레스도 상대적으로 낮습니다. 이외에 LAB의 여러 장점이 있지만 이번 이야기에서는 방법과 제가 하는 일인 Thermal simulation과 연관해 이야기해보겠습니다. (다음 호에 계속)




WRITTEN BY 정규익

청운의 푸른 꿈을 안고 앰코에 입사한 지 어느덧 만 10년이 되었군요. 10년이면 강산도 변한다는데 마음만은 늘 신입사원처럼 모든 일이 신기하고 궁금해서 즐겁게 일했으면 하는 바람입니다.





저작자 표시 비영리 변경 금지
신고

Comments : 댓글을 달아주세요

댓글을 달아 주세요


(지난 호에서 이어집니다) 시뮬레이션보다는 ‘유한요소 해석’이라는 표현이 정확합니다. 앞에서 말한 스프링을 요소(Element)라고 지칭합니다. 우리 주변에 모든 것들을 이런 Element로 표현할 수 있는데요, 이런 과정을 전 처리 (Pre-processing)라고 합니다. 실제 형상과 똑같이 만들려면 Element 개수를 늘리면 됩니다. 그런데 Element의 개수가 많아질수록, 계산하는데 시간이 오래 걸립니다. 그래서 결과에 크게 미치지 않는 범위 내에서 Element의 개수를 조절할 필요가 있습니다. 유한한 개수의 Element로 형상을 만들고 계산하는 방법이 바로 유한요소 해석 (FEM : Finite Element Method)이라고 합니다. 이 얘기를 하려고 멀고 먼 길을 지나왔습니다.


요소의 수가 증가하면 해석의 정확도 역시 증가하지만, 무한정 증가하는 것은 아닙니다. 요소의 수가 많아지면 당연히 해석 시간도 기하급수적으로 늘어납니다. 그러므로 될 수 있으면 적절하게 요소의 개수를 최적화할 필요가 있습니다.


▲ 요소의 개수에 따른 정확도와 해석시간

사진출처 : https://goo.gl/e82oJO


기본적인 원리는 이렇고, 이를 응용하여 다양한 해석을 할 수 있습니다. 지금 설명한 것처럼, 힘과 변형의 관계식도 있지만, 온도에 따른 팽창/수축에 대한 관계식도 있습니다. 이처럼 자연 세계에서 일어날 수 있는 물리적인 현상에 대해 그 상관관계를 수식화할 수 있다면, 유한요소 해석법으로 예측해 볼 수 있습니다. 그래서 패키징 분야를 비롯한 산업 전반에서 유한요소 해석법을 사용하여 다양한 해석을 하는데요, 금방 말한 힘과 열에 의한 변형 해석은 물론이고, 열 전달, 반복 하중에 의한 피로 해석, 전자기 해석, 유동, 진동 해석 등등 분야가 정말 다양합니다. 컴퓨터 성능의 비약적으로 발전했기에 이러한 해석이 더 발전하고 있지요.


▲ 다양한 종류의 유한요소 해석

Power & signal integrity analysis / Electrical and thermal co-simulation

사진출처 : (상) https://goo.gl/sYaxX9/(하) https://goo.gl/g9zG9g

   

▲ 다양한 종류의 유한요소 해석

Solder joint fatigue analysis / CFD analysis

사진출처 : (상) https://goo.gl/Kb1Dlq/(하) https://goo.gl/cD51r6


그렇다면 패키징에서는 어떤 종류의 유한요소 해석을 할 수 있을까요?


온도 변화에 따른 변형과 스트레스


반도체 패키지는 웨이퍼 단계에서 최종 패키지 제품이 만들어지는 동안 상당히 높은 온도 변화를 자주 거쳐야 합니다. 다양한 소재로 구성되어 있기에 각 소재가 갖는 열팽창계수 (CTE, Coefficient of Thermal Expansion), 탄성계수 (Young’s modulus) 등으로 인해 패키지에 변형이 발생합니다. 흔히 굽힘(Warpage)이라고 말하는데, warpage는 패키지를 만드는 동안에도, 보드에 실장을 하는데 많은 불량을 일으킬 수 있습니다.


▲ FCBGA의 모델링과 열변형 결과

사진출처 : (좌) https://goo.gl/MhWvuC/(우) 앰코코리아 자료


Shadow moiré는 실제 패키지를 온도가 변하는 동안 Warpage를 측정하는 방법입니다. 유한요소 해석으로도 패키지의 warpage를 평가할 수 있는데요, Shadow moiré 결과가 있다면 정말 맞는지 비교해 볼 수 있습니다. 이를 검증 (Validation)이라고 하는데요, 유한요소 해석을 하는데 아주 중요한 과정입니다. 흔히 하는 질문이 ‘정말 맞아?’, ‘믿을 수 있어?’입니다. 열심히 모델링하고 컴퓨터로 해석했는데 결과가 맞지 않는다면 아무 의미 없는 일이 되겠지요. 그래서 가능하면 이런 검증을 통해 해석이 신뢰할 만한지를 먼저 평가합니다.


아래 그림을 보면, fcCSP의 Shadow moiré와 유한요소 해석 결과가 전 온도 구간에서 유사한 것을 알 수 있습니다. 이를 바탕으로 패키지 내부의 소재를 바꾸거나 여러 가지 변수를 가지고 warpage를 평가하게 됩니다.

  

▲ Shadow moiré 원리와 2D, 3D측정 결과

사진출처 : (상) https://goo.gl/vR1ySg/(하) 앰코코리아 자료


▲ fcCSP의 Shadow moiré 와 유한요소해석 결과 비교


이번 이야기에서는 여기서 마무리를 지을까 합니다. 다음에는 못 다한 다른 종류의 유한요소 해석에 대해 이야기를 해보겠습니다.


졸업을 앞둔 기계공학을 전공한 분들은 보통 반도체, 패키징 분야에서는 이런 유한요소 해석을 잘 기대하지 않는 것 같습니다. 막연히 이쪽 분야에서는 전자공학 전공자만 있을 거라 생각하지는 않을까요? 패키지를 만드는 동안 휘고 깨지는 불량을 미연에 방지하고 개선하기 위해서는 유한요소 해석이 꼭 필요합니다. 혹 이 글을 보는 전공자가 있다면 도움이 되길 바랍니다. (^_^)




WRITTEN BY 정규익

청운의 푸른 꿈을 안고 앰코에 입사한 지 어느덧 만 10년이 되었군요. 10년이면 강산도 변한다는데 마음만은 늘 신입사원처럼 모든 일이 신기하고 궁금해서 즐겁게 일했으면 하는 바람입니다.




 

저작자 표시 비영리 변경 금지
신고

Comments : 댓글을 달아주세요

댓글을 달아 주세요


안녕하세요, 앰코인스토리 독자 여러분! 한 달이 금방 돌아오네요. 오늘은 필자가 하는 일에 관해서 이야기하려고 합니다. 필자는 패키지의 특성 분석 업무를 하고 있고, 소위 말하는 ‘시뮬레이션’을 하고 있습니다. 시뮬레이션이란 말을 들으면 어떤 느낌인가요? 컴퓨터 화면에는 입체적인 형상과 알록달록한 색으로 변형이 일어나는 장면이 떠오르지 않나요? 이번에는 시뮬레이션이 무엇이고 패키지 분야에서 어떤 일을 하고 있는지 살펴볼까 합니다. 사실 대학을 졸업하고 먼지가 소복하게 쌓인 전공 책을 다시 펼치는 기분입니다. 말로만 듣던 시뮬레이션의 원리가 무엇인지 소개하여 이해하는 데 도움이 되길 바랍니다.


유한요소 해석 Finite Element Method


시뮬레이션의 사전적인 정의는 ‘복잡한 문제나 사회 현상 따위를 해석하고 해결하기 위하여 실제와 비슷한 모형을 만들어 모의적으로 실험하여 그 특성을 파악하는 일’이라고 합니다. 이번 주말에 캠핑을 가려고 성냥 한 통을 샀습니다. 막상 성냥을 켜보려고 했는데 불량이라면 너무 난처하겠지요. 그래서 성냥갑 안에서 하나를 켜봅니다. 다행히도 잘 켜집니다. 그렇다고 의심을 거둘 수는 없습니다. 남은 성냥은 모두 잘 켜질까 염려가 됩니다. 가장 좋은 방법은 무엇일까요? 좀 어리석어 보이지만 가장 확실한 방법은 다 켜 보는 겁니다. 모든 성냥이 잘 켜지는지 확인했고 안심할 수 있지만, 더는 사용할 수 있는 성냥이 없기에 새로운 성냥을 또 사야 하겠군요. 그런데 어쩌지요, 새로 산 성냥은 과연 잘 켜질까요?


우스운 이야기이지만, 제품의 성능을 예측할 수 있다면 염려 대신 안심할 수 있고 위험한 일도 피할 수 있습니다. 가끔 TV를 통해 차량 충돌 테스트가 나오는데, 무서운 속도로 달려와 장애물에 부딪히고 얼마나 안전한지를 평가하는 모습을 봅니다. 그런데 자동차의 안정성 확인도 좋지만, 왠지 ‘아깝다’라거나 ‘나 주면 좋을 텐데’하는 생각이 들기도 하지요. 실제로 한 번 쓰고 폐기할 차량을 충돌 테스트를 위해 엄청난 비용으로 만듭니다. 양산이 아닌 시제품이기에 비용이 엄청나다고 하네요. 앞에 말씀드린 성냥처럼 수도 없이 테스트하면 좋겠지만, 차 한 대 값을 우습게 볼 수는 없습니다. 만약 예측할 수 있다면, 실제 테스트를 대신하여 요즘처럼 좋아진 성능의 컴퓨터로 예측할 수 있다면 비용이나 제품 개발 시간 단축에 엄청난 효과가 있겠지요. 시뮬레이션으로 모든 테스트를 대체할 수는 없고 테스트 횟수를 상당히 줄일 수는 있습니다. 오늘 설명하고자 하는 시뮬레이션도 이런 이유로 산업계 많은 분야에서 다양하게 적용됩니다.


▲ 자동차 충돌 테스트와 시뮬레이션

사진출처 : (좌)https://goo.gl/f6yEMm/(우)https://goo.gl/TdTG03


그럼, 지금부터는 원리를 알아봅시다. 여기에 스프링이 하나 있습니다. 한쪽 끝을 천장에 고정하고 반대쪽 끝을 잡아당긴다면 어떻게 될까요? 당연히 늘어나겠지요. 잡았던 손을 놓으면 다시 원래 상태로 돌아갑니다. 기억에는 중학교 과학 시간에 배웠던 것 같습니다만, 스프링의 힘과 변위의 상관관계가 있고 k값을 스프링 상수라고 합니다. 힘을 주면 늘어나고, 그 길이는 힘의 크기만큼 커지는데 그 정도는 스프링 고유의 값, 스프링 상수와 관련이 있습니다. 이런 이야기를 길게 설명하는 이유는 이 수식이 우리가 하는 시뮬레이션의 가장 기본이기 때문입니다.


선뜻 동의하기는 그렇지만, 대부분의 소재는 스프링처럼 탄성을 갖습니다. 심지어 단단한 철, 돌덩어리도 스프링처럼 힘을 주면 늘어납니다. 물론 너무 작아서 눈으로 보이지 않지요. 힘을 주면 늘어나고 스프링이 가진 고유의 물성(탄성계수)에 따라서 늘어나는 정도가 달라집니다.


▲ Hook's Law

사진출처 : https://goo.gl/oIXF3b


여기에 긴 막대기가 있습니다. 정확히 절반은 철로 되어 있고 반대쪽은 알루미늄으로 되어 있습니다. 양쪽에서 잡아당기면 얼마나 늘어날까요? 간단하게 스프링 2개로 바꾸어서 생각할 수 있습니다. 앞에서 언급했던 F=kx라는 간단한 수식을 가지고 늘어난 길이를 계산할 수 있습니다. 지금처럼 간단한 형상은 어렵지 않게 종이에 써가며 계산할 수 있겠지만, 스프링이 많아지고 모양이 점점 복잡해진다면 손으로는 많이 어려워지겠지요? 여기에서부터 컴퓨터가 필요합니다.


▲ x_합계= x_철+ x_알루미늄=F/k_철 +  F/k_알루미늄 

사진출처 : https://goo.gl/PTyTyk


시뮬레이션보다는 ‘유한요소 해석’이라는 표현이 정확합니다. 앞에서 말한 스프링을 요소(Element)라고 지칭합니다. 우리 주변에 모든 것들을 이런 Element로 표현할 수 있는데요, 이런 과정을 전 처리 (Pre-processing)라고 합니다. 실제 형상과 똑같이 만들려면 Element 개수를 늘리면 됩니다. 그런데 Element의 개수가 많아질수록, 계산하는데 시간이 오래 걸립니다. 그래서 결과에 크게 미치지 않는 범위 내에서 Element의 개수를 조절할 필요가 있습니다. 유한한 개수의 Element로 형상을 만들고 계산하는 방법이 바로 유한요소 해석(FEM: Finite Element Method)이라고 합니다. 이 얘기를 하려고 멀고 먼 길을 지나왔습니다. (다음 호에서 계속)




WRITTEN BY 정규익

청운의 푸른 꿈을 안고 앰코에 입사한 지 어느덧 만 10년이 되었군요. 10년이면 강산도 변한다는데 마음만은 늘 신입사원처럼 모든 일이 신기하고 궁금해서 즐겁게 일했으면 하는 바람입니다.




 

저작자 표시 비영리 변경 금지
신고

Comments : 댓글을 달아주세요

댓글을 달아 주세요


안녕하세요, 앰코인스토리 독자 여러분! 완연한 봄이네요. 꽃 피고 따뜻한 날이 많아서, 필자는 겨우내 무거웠던 옷도 정리하고 봄맞이 대청소도 하면서 조금씩 봄을 즐기고 있습니다. 지난달에 언급했던, 원가절감에의 노력에 대한 이야기를 이어가겠습니다. 지난 호에는 재료에 대해 살펴봤다면, 이번에는 제조공정과 패키지 구조에 대해서 알아보도록 하겠습니다.


대면적화


반도체 장비들은 대부분 1년 365일 멈추지 않고 가동됩니다. 간혹 뉴스에서 반도체 공장에 정전이 발생해 큰 손해를 봤다는 소식을 접할 수 있는데요, 그만큼 세밀하고 민감한 공정이라 장비 역시 일정한 상태를 유지해야 합니다. 그래서 꺼지지 않고 항상 유지가 되어 있어야 하지요. 장비가 쉬지 않고 가동되고 있다면, 같은 시간 내 더 많은 제품을 생산해야 원가절감을 할 수 있습니다. 어떻게 하면 더 많은 제품을 생산할 수 있을까요?


첫 번째는 기판의 대면적화입니다. 말이 좀 생소하게 들릴 수 있지만 쉽게 말해 한 번에 많이 만들 수 있도록 넓은 면적의 기판을 사용하는 것입니다. 최종 제품의 크기는 작게는 수 mm에서, 크게는 수십 mm에 이릅니다. 그런 제품을 낱개로 작업하지 않고 여러 개가 배치된 스트립으로 만들어서 작업합니다. 일반적으로 패키징의 모든 공정은 스트립 단위로 이루어집니다. 와이어 본딩이나 플립칩 본딩을 시작해서 모든 공정이 마치기까지 스트립 단위로 공정이 진행되는데요, 앞서 설명한 대로 스트립 크기가 넓어져서 더 많은 패키징 개수를 한 번에 처리할 수 있다면, 공정 비용을 낮출 수 있습니다. 아래 그림은 <리드프레임 패키지의 스트립>입니다. 크기가 점점 더 커지면서 배치된 패키징 개수도 더 많아졌음을 알 수 있습니다. 그렇다면 여기서 질문이, 스트립 크기가 클수록 좋다면 지금보다 두 배 세 배 더 크게 만들면 되지 않을까요?

 

▲ QFN strip size


딱 잘라 말해, 그렇게 되면 패키징 공정이 어려워집니다. 몰딩 공정을 생각해 볼까요? 그림을 보면, EMC가 녹아서 금형 한쪽 끝에서 흘러들어 가서 빈 곳 없이 구석구석을 채우는데, 경화도 같이 진행됩니다. 요즘은 패키징 두께도 점점 얇아져서 EMC가 흘러가는 공간도 좁아지는데 전보다 더 먼 거리를 흐르면서 모든 공간을 채우는 것도 더 어려워지겠지요. 그래서 새로운 EMC를 개발하고 몰딩을 하는 장비도 그에 걸맞게 개선되어야 합니다.


몰딩을 해결했다고 해서 끝이 아닙니다. 스트립 크기가 커진 만큼 변형, Warpage도 같이 커질 수 있습니다. Warpage가 커지면 솔더볼을 붙일 때도 각각의 패키지로 자를 때에도 공정에 어려움이 따릅니다. 하지만 이 모든 수고를 통해 가격 경쟁력을 가질 수 있기에 계속 연구를 이어가고 있는 것이지요.


▲ Mold flow behavior in strip


▲ 몰딩 공정 후의 스트립 Warpage


패키징 구조


패키징 가격의 상당 부분은 기판(Substrate)이 차지합니다. 원가절감의 또 다른 시도는 기판의 가격을 낮추기는 데에 멈추지 않고 기판 자체를 생략하는데 이르렀습니다.


▲ 패키징 원가 구조 비교

사진출처 : https://goo.gl/yoYL4F


국내 외의 기판 제작 업체에서 만든 기판을 사용하지 않고, RDL (Redistribution Layer) 공정을 통해 패키징 업체에서 직접 기판을 제작하는 방식입니다. 이런 종류의 패키지를 WLP (Wafer Level Package)라고 부릅니다. Pre-preg와 Core 대신에 수 um 두께의 RDL, Passivation 등으로 기존의 Laminate 기판을 대체할 수 있습니다. 아울러 I/O 개수가 증가하는 추세를 따라잡기 위해 칩 크기보다 큰 FOWLP (Fan-out WL)에 대한 관심이 더 증가하고 있습니다.


▲ (좌)Fan-in vs Fan-out WLP 비교/(우)FOWLP 제조과정

사진출처 : (좌)https://goo.gl/xgJy1b/(우)https://goo.gl/RmNUcn


FOWLP의 장점은 기판 비용이 없어서 원가절감을 기대할 수 있습니다. FCCSP에 비해 Cu pillar 혹은 솔더범프와 같은 chip과 기판 사이의 Interconnection도 생략할 수 있습니다. 기판이 없기에 더 얇은 두께도 구현할 수 있습니다. 기판을 구성하는 두꺼운 절연체(pre-preg, Core)가 없기에 방열 효과 개선도 기대할 수 있습니다.


▲  FOWLP와 경쟁 패키지 사이즈 비교

사진출처 : https://goo.gl/yoYL4F


이렇게 기판을 생략하면, 당연히 기판을 생산하는 업체 입장에서는 고민을 넘어서 생존을 걱정해야 할 처지입니다. 국내외 기판 제조 업체에서 FOWLP에 대항할 수 있는 Panel FOWLP 개발하는 중인데요, FOWLP는 공정의 기본 단위인 Wafer 크기가 제한되어 있습니다. 현재 12인치 크기인데, 이보다 더 큰 Wafer 적용은 현실적으로 많은 어려움이 있습니다. Wafer 크기에 제한된 WLP 대신에 Panel FOWLP는 PCB기판을 사용하므로 Wafer보다 더 큰 면적을 사용할 수 있습니다. 아래 그림에서는 12인치 웨이퍼에 3배에 해당하는 면적으로 패키징할 수 있습니다. 원형의 Wafer에 비해 사각형의 Panel이 면적 활용율에 훨씬 좋습니다. 공정상에 발생할 수 있는 문제만 잘 해결된다면 WLP에 비해 분명 가격 경쟁력이 있는 것으로 평가되겠지요.


▲ Wafer와 Panel 면적 비교

사진출처 : https://goo.gl/mkKmmZ


▲ Wafer 및 Panel면적에 따른 원가 비교

사진출처 : https://goo.gl/yoYL4F


마무리하며


두 번에 걸쳐서 패키징에서 원가절감을 위해 어떤 노력과 연구를 하는지 살펴보았습니다. 아무래도 사람 마음은 조금이라도 더 싼 가격을 찾기 마련입니다. 어제보다 오늘에는 더 나은 기능과 더 낮은 가격을 기대하며 전자제품이 전시된 곳을 사람들은 유심히 쳐다보고 있습니다. 한 번에 끝나지 않고 패키징 업체의 숙명과도 같다고 생각합니다. 원가절감의 관점에서 패키징을 이해하는데 도움이 되었기를 바랍니다.


다음 호에는 또 어떤 이야기를 이어 나갈지 또 고민 속으로 빠져들 것 같군요! 부족함에도 제 이야기에 관심 가져 주시는 분들이 많으시더라고요. 좀 더 재미있고 유익한 내용으로 다시 찾아뵙겠습니다. (응원댓글은 언제나 환영입니다)




WRITTEN BY 정규익

청운의 푸른 꿈을 안고 앰코에 입사한 지 어느덧 만 10년이 되었군요. 10년이면 강산도 변한다는데 마음만은 늘 신입사원처럼 모든 일이 신기하고 궁금해서 즐겁게 일했으면 하는 바람입니다.




 

저작자 표시 비영리 변경 금지
신고

Comments : 댓글을 달아주세요

댓글을 달아 주세요

  1. 김은희 2017.04.18 08:09 신고 Address Modify/Delete Reply

    원가절감 가격 경쟁으로 패키지 사이즈가 커졌네요.
    제가 입사했을때는 스트립이 아담 사이즈였는데...
    요즘 작업하는 자재는 기본 74타입 이상으로 빅 사이즈...ㅎㅎㅎ
    반도체에서도 세월의 무게 느껴지네요.
    다음호을 기다리며...