Embedded Cu block


몇 년 전에 기판을 제작하는 한 회사에서 Cu block을 사용해서 AP 발열 성능을 개선했다는 뉴스가 있었습니다. AP 패키지에 사용하는 기판에 특히 hot spot이 발생하는 곳 바로 아래에 Cu block을 집어넣는다는 발상입니다. 어느 칩이든지 Hot spot이 발생할 수 있습니다. 특정 기능을 작동하면 칩의 일부 면적에서만 발열할 수 있고 그 부분만 상당히 뜨거워지는 현상이 발열할 수 있습니다. Cu block이 과연 얼마나 효과가 있는지 평가해봤습니다. 


▲ Fig7. Embedded Cu block in Substrate


유한요소 분석을 했습니다. 조건은 역시 JEDEC에서 규정한 보드와 실험조건을 그대로 모사했습니다. AP 칩 내에 1W의 Hot spot이 있다고 가정하고 그 위치 아래에 Cu block 역시 모사하였습니다. 결과를 보면 Cu block을 넣었음에도 온도는 거의 차이가 없다고 볼 수 있습니다. 


▲ Fig8. Max die temperature comparison with embedded Cu block


기대했던 것과 달리 개선의 효과는 볼 수 없었는데요. 왜 그럴까요? 구리는 다른 절연체는 물론이며 상대적으로 높은 열전도도를 갖습니다. (387W/mK) 하지만 아무리 열전도도가 높더라도 열은 솔더볼을 통과하여 보드로 열이 전달됩니다. 즉 솔더볼과 보드가 그대로라면 Cu block의 효과는 그대로입니다. 대신 Heat Capacitor의 역할을 한다고 볼 수 있습니다. 


▲ Fig9. Cu block의 Heat capacitor 역할


일반적으로 열전달 해석을 할 때 두 가지 방법이 있습니다. 정상상태와 과도 열 해석입니다. 모로 가도 서울만 가면 된다는 말이 있죠? 빨리 가든지 천천히 가든지 목표로 했던 곳에 도착한다면 결과는 같다고 볼 수 있습니다. 속도는 고려하지 않고 최종적으로 평형 상태에 이르렀을 때의 결과를 분석하는 방법을 정상상태(Steady state) 해석이라고 합니다. 그런데 시간에 따른 변화를 보겠다면 과도(Transient) 열 해석을 하게 됩니다. 아래 그림을 보면 Hot spot을 포함하여 3.5~4.5W를 주기적으로 바꿔주는 환경에서 AP 칩의 온도를 평가했습니다. Power 변화와 비슷하게 AP 칩의 온도도 오르락내리락했습니다. 정상상태 해석에서는 차이가 없었지만 과도 해석에서는 Cu block에 따라 0.6℃ 정도 온도가 내려갔습니다. Cu block 때문에 AP 칩의 온도가 조금 천천히 올라갔다고 볼 수 있습니다. 이 정도로 별 효과가 있냐고 할 수 있습니다만 순간적으로는 최대 9W까지도 Power가 사용될 수 있으니 저 정도의 차이도 유의미할 수 있다고 합니다.


▲ Fig10. Dynamic Power에 따른 과도 열 해석 결과

  

이런 효과 때문에 Cu block을 적용했던 것 같습니다. 아래 그림은 일정한 power를 사용하여 발열하였을 때에 과도 해석 결과입니다. 아주 오랜 시간이 지나면 Cu block의 유무와 상관없이 앞서 보였던 결과처럼 최종 온도는 비슷해집니다. 하지만 아래 결과를 보면 Cu block이 있을 때 상대적으로 천천히 온도가 올라갑니다. 칩 온도는 천천히 올라가고 빨리 식을수록 칩 설계에 큰 이점이 있다고 합니다. 같은 해석 조건에서 Cu block으로 인해 특정 온도에 도달하는 시간이 상당히 지연되었다고 볼 수 있습니다.

 

▲ Fig11. Cu block에 따른 과도 열 해석 결과

 

AP 패키지의 열 성능을 평가하면서 JEDEC 조건 외에도 실제 스마트폰 환경에서도 평가해볼 필요가 있었습니다. 여기에는 이태리 장인이 한 땀 한 땀 정성을 들이듯이 실제 스마트폰을 분해해서 구조와 치수를 분석했습니다. 


▲ Fig12. Smartphone Thermal modeling

 

모델이 복잡하며 사용된 소재의 물성을 확인하기가 쉽지는 않았습니다만 JEDEC 환경보다 좀 더 실제와 유사한 결과를 얻는 데 사용하고 있습니다. AP 패키지의 뿐만 아니라 주변의 온도 분포도 평가할 수 있습니다. 


▲ Fig13. 스마트폰 모델링의 열 해석 결과

 

이번 이야기에서는 스마트폰에 사용되는 Mobile AP와 패키징에 대해서 간단히 살펴봤습니다. 열 성능 개선을 위해 몇 가지 아이디어와 분석 결과도 설명했습니다. 아주 작은 개선 효과가 과연 도움이 될까 싶을 정도지만 그 정도의 작은 차이라도 유의미할 만큼 기술의 발전 정도와 한계 근처에 있다고 생각합니다. 그럼에도 더 나은 개선을 만들기 위한 고민이 엔지니어의 역할이겠지요. 제 고민은 다음은 또 어떤 이야기를 써볼까 입니다. 하하. 한 달 동안 고민하고 또 다른 이야기로 찾아뵙겠습니다.




WRITTEN BY 정규익

청운의 푸른 꿈을 안고 앰코에 입사한 지 어느덧 만 10년이 되었군요. 10년이면 강산도 변한다는데 마음만은 늘 신입사원처럼 모든 일이 신기하고 궁금해서 즐겁게 일했으면 하는 바람입니다.





Comments : 댓글을 달아주세요

댓글을 달아 주세요


Mobile AP (Application Processor)


안녕하세요. 어김없이 한 달은 금방 지났고 기다리시던 독자분들을 위해 어떤 이야기를 할까 고민했습니다. 이번에는 모바일 AP와 패키징에 관해서 이야기하려고 합니다. 메이저 회사들은 앞다투어 최신 스마트폰을 출시하고 있습니다. 성능만 놓고 보자면 10여 년 전의 데스크톱보다도 훨씬 더 좋은 것 같습니다. 크기는 말도 안 되게 작은데 기능이나 성능은 비약적으로 발전했다고 볼 수 있습니다. 컴퓨터에는 크게 세 가지 중요한 칩이 있습니다. 흔히 알고 있는 CPU가 있습니다. 다음으로는 North bridge, South bridge chip이 있습니다. CPU에서 연산한 데이터를 주고받는 North bridge가 있고 키보드, 마우스, USB, 모니터 등등의 장치와 연결하는 역할을 하는 South Bride 칩이 있습니다. 크게 세 종류의 칩이 있어야 컴퓨터가 작동할 수 있습니다. 그렇다면 우리가 사용하는 스마트폰은 어떻게 되어 있을까요? 물론 지금 쓰시고 있는 폰을 분해해봐도 좋지만 재조립이 자신 없다면 참아주세요. 검색사이트에서 조금만 찾아봐도 스마트폰의 메인보드 사진을 볼 수 있습니다. 


▲ Fig1. 컴퓨터 메인보드


▲ Fig2. Position of the Northbridge and Southbridge on a Motherboard


딱히 설명서가 없으니 앞서 말한 세 종류의 칩이 어디에 있을까 찾기는 쉽지 않은데요. 그림에서 표시한 AP (application processor)에 위에 세 가지 칩의 기능을 모두 합쳐 놓았습니다. North bridge, South bridge 칩이 하던 역할을 작은 AP 안에 다 집어넣는 기술을 SoC (System on Chip)라고 합니다. 십수 년 전에 벽돌처럼 크던 전화기가 지금처럼 작아진 이유이기도 합니다. 


▲ Fig3. Mobile AP on Smartphone

AP를 메인보드에 실장하기 위해서는 패키징을 해야 하겠죠. 제가 하는 일이 유한요소 해석을 사용한 특성 평가라고 말씀드렸죠? 지금부터는 AP 패키징에 대해서 그리고 제가 하는 열 특성 평가와 관련된 내용을 이야기해 보겠습니다. 


AP 패키징


Mobile AP에 가장 많이 사용되고 있는 패키징 플랫폼은 PoP (Package on Package)입니다. 그 말 그대로 패키지 위에 패키지를 쌓은 구조입니다. 스마트폰의 크기와 두께가 더욱 얇아지다 보니 메인보드 면적도 넉넉하지 못합니다. 그래서 메모리 패키지를 AP 패키지 위에 수직으로 쌓는 구조가 현재 가장 많이 사용되고 있습니다. 그러려면 TMV (Through Mold Via)를 통해 AP와 메모리 패키지 사이를 연결해줘야 합니다. 저렇게 PoP구조를 만들면 두께는 얼마 정도가 될까요? 한없이 얇아지기를 바라는 고객의 염원을 담아 1mm 이하의 요구도 들려오고 있습니다. 



앞서 이야기에서 스마트폰의 발열 문제를 이야기했는데요. 스마트폰에서 대부분 열은 이곳 AP에서 발생합니다. 가로세로 15mm 정도에 많게는 3Watts 이상이 발열되기도 합니다. 여기에서 발생하는 열을 빨리 방출시켜줘야 따뜻하다 못해 뜨거워지지 않을 수 있습니다. AP의 방열 개선을 위해 몇 가지 연구를 소개합니다.


Thermal Interface Material


일반적으로 보드 위에 실장된 패키지에서 발생한 대부분 열은 보드를 통해 방출됩니다. 다시 말해 패키지 위쪽 면을 통해 공기 중으로 열 방출은 그리 많지 않다는 의미입니다. 패키지 표면을 통한 열 방출을 개선하기 위해 Heatsink를 붙이기도 하는데요. 스마트폰처럼 얇은 공간 안에 우리가 흔히 알고 있는 Heatsink를 붙인다는 건 불가능합니다. 그 대신 AP 패키지가 스마트폰의 넓은 면적의 하우징과 연결된다면 Heatsink 효과를 얻을 수 있습니다. 그래서 이미 대부분 스마트폰에는 패키지와 하우징 사이에 TIM (Thermal Interface Material)을 사용해 접촉되어 있습니다. 대부분 열은 AP패키지에서 발생하는데 하우징으로 열이 방출되려면 메모리 패키지를 거쳐야 합니다. AP 패키지에서부터 하우징에 이르기까지의 열저항을 낮추려면 어떻게 해야 할지를 고민하다가 두 패키지 사이에 전도성 접착제를 도포를 해보았습니다. 


▲ Fig4. 스마트폰 단면도


▲ Fig5. TIM (Thermal Interface Material between PoP)


JEDEC에서 규정한 보드와 측정 조건을 고려했습니다. AP와 메모리 패키지 전체에 2.5Watts가 발열했을 때에 TIM에 따라서 온도는 대략 1도 정도 감소했습니다만 Theta JA기준으로는 5% 가까이 개선된 결과를 보였습니다. TIM을 통해 패키지가 Housing에 접촉했을 때에 발생한 열의 절반 이상이 Housing을 통해 방출되었고 TIM을 사용하면 약간 더 증가하는 것을 확인할 수 있습니다. (다음 호에서 계속)



▲ Fig6. TIM사용과 열전도도 증가에 따른 AP 온도 변화




WRITTEN BY 정규익

청운의 푸른 꿈을 안고 앰코에 입사한 지 어느덧 만 10년이 되었군요. 10년이면 강산도 변한다는데 마음만은 늘 신입사원처럼 모든 일이 신기하고 궁금해서 즐겁게 일했으면 하는 바람입니다.





Comments : 댓글을 달아주세요

댓글을 달아 주세요


(지난 호에서 이어집니다) 시뮬레이션보다는 ‘유한요소 해석’이라는 표현이 정확합니다. 앞에서 말한 스프링을 요소(Element)라고 지칭합니다. 우리 주변에 모든 것들을 이런 Element로 표현할 수 있는데요, 이런 과정을 전 처리 (Pre-processing)라고 합니다. 실제 형상과 똑같이 만들려면 Element 개수를 늘리면 됩니다. 그런데 Element의 개수가 많아질수록, 계산하는데 시간이 오래 걸립니다. 그래서 결과에 크게 미치지 않는 범위 내에서 Element의 개수를 조절할 필요가 있습니다. 유한한 개수의 Element로 형상을 만들고 계산하는 방법이 바로 유한요소 해석 (FEM : Finite Element Method)이라고 합니다. 이 얘기를 하려고 멀고 먼 길을 지나왔습니다.


요소의 수가 증가하면 해석의 정확도 역시 증가하지만, 무한정 증가하는 것은 아닙니다. 요소의 수가 많아지면 당연히 해석 시간도 기하급수적으로 늘어납니다. 그러므로 될 수 있으면 적절하게 요소의 개수를 최적화할 필요가 있습니다.


▲ 요소의 개수에 따른 정확도와 해석시간

사진출처 : https://goo.gl/e82oJO


기본적인 원리는 이렇고, 이를 응용하여 다양한 해석을 할 수 있습니다. 지금 설명한 것처럼, 힘과 변형의 관계식도 있지만, 온도에 따른 팽창/수축에 대한 관계식도 있습니다. 이처럼 자연 세계에서 일어날 수 있는 물리적인 현상에 대해 그 상관관계를 수식화할 수 있다면, 유한요소 해석법으로 예측해 볼 수 있습니다. 그래서 패키징 분야를 비롯한 산업 전반에서 유한요소 해석법을 사용하여 다양한 해석을 하는데요, 금방 말한 힘과 열에 의한 변형 해석은 물론이고, 열 전달, 반복 하중에 의한 피로 해석, 전자기 해석, 유동, 진동 해석 등등 분야가 정말 다양합니다. 컴퓨터 성능의 비약적으로 발전했기에 이러한 해석이 더 발전하고 있지요.


▲ 다양한 종류의 유한요소 해석

Power & signal integrity analysis / Electrical and thermal co-simulation

사진출처 : (상) https://goo.gl/sYaxX9/(하) https://goo.gl/g9zG9g

   

▲ 다양한 종류의 유한요소 해석

Solder joint fatigue analysis / CFD analysis

사진출처 : (상) https://goo.gl/Kb1Dlq/(하) https://goo.gl/cD51r6


그렇다면 패키징에서는 어떤 종류의 유한요소 해석을 할 수 있을까요?


온도 변화에 따른 변형과 스트레스


반도체 패키지는 웨이퍼 단계에서 최종 패키지 제품이 만들어지는 동안 상당히 높은 온도 변화를 자주 거쳐야 합니다. 다양한 소재로 구성되어 있기에 각 소재가 갖는 열팽창계수 (CTE, Coefficient of Thermal Expansion), 탄성계수 (Young’s modulus) 등으로 인해 패키지에 변형이 발생합니다. 흔히 굽힘(Warpage)이라고 말하는데, warpage는 패키지를 만드는 동안에도, 보드에 실장을 하는데 많은 불량을 일으킬 수 있습니다.


▲ FCBGA의 모델링과 열변형 결과

사진출처 : (좌) https://goo.gl/MhWvuC/(우) 앰코코리아 자료


Shadow moiré는 실제 패키지를 온도가 변하는 동안 Warpage를 측정하는 방법입니다. 유한요소 해석으로도 패키지의 warpage를 평가할 수 있는데요, Shadow moiré 결과가 있다면 정말 맞는지 비교해 볼 수 있습니다. 이를 검증 (Validation)이라고 하는데요, 유한요소 해석을 하는데 아주 중요한 과정입니다. 흔히 하는 질문이 ‘정말 맞아?’, ‘믿을 수 있어?’입니다. 열심히 모델링하고 컴퓨터로 해석했는데 결과가 맞지 않는다면 아무 의미 없는 일이 되겠지요. 그래서 가능하면 이런 검증을 통해 해석이 신뢰할 만한지를 먼저 평가합니다.


아래 그림을 보면, fcCSP의 Shadow moiré와 유한요소 해석 결과가 전 온도 구간에서 유사한 것을 알 수 있습니다. 이를 바탕으로 패키지 내부의 소재를 바꾸거나 여러 가지 변수를 가지고 warpage를 평가하게 됩니다.

  

▲ Shadow moiré 원리와 2D, 3D측정 결과

사진출처 : (상) https://goo.gl/vR1ySg/(하) 앰코코리아 자료


▲ fcCSP의 Shadow moiré 와 유한요소해석 결과 비교


이번 이야기에서는 여기서 마무리를 지을까 합니다. 다음에는 못 다한 다른 종류의 유한요소 해석에 대해 이야기를 해보겠습니다.


졸업을 앞둔 기계공학을 전공한 분들은 보통 반도체, 패키징 분야에서는 이런 유한요소 해석을 잘 기대하지 않는 것 같습니다. 막연히 이쪽 분야에서는 전자공학 전공자만 있을 거라 생각하지는 않을까요? 패키지를 만드는 동안 휘고 깨지는 불량을 미연에 방지하고 개선하기 위해서는 유한요소 해석이 꼭 필요합니다. 혹 이 글을 보는 전공자가 있다면 도움이 되길 바랍니다. (^_^)




WRITTEN BY 정규익

청운의 푸른 꿈을 안고 앰코에 입사한 지 어느덧 만 10년이 되었군요. 10년이면 강산도 변한다는데 마음만은 늘 신입사원처럼 모든 일이 신기하고 궁금해서 즐겁게 일했으면 하는 바람입니다.




 


Comments : 댓글을 달아주세요

댓글을 달아 주세요


안녕하세요, 앰코인스토리 독자 여러분! 한 달이 금방 돌아오네요. 오늘은 필자가 하는 일에 관해서 이야기하려고 합니다. 필자는 패키지의 특성 분석 업무를 하고 있고, 소위 말하는 ‘시뮬레이션’을 하고 있습니다. 시뮬레이션이란 말을 들으면 어떤 느낌인가요? 컴퓨터 화면에는 입체적인 형상과 알록달록한 색으로 변형이 일어나는 장면이 떠오르지 않나요? 이번에는 시뮬레이션이 무엇이고 패키지 분야에서 어떤 일을 하고 있는지 살펴볼까 합니다. 사실 대학을 졸업하고 먼지가 소복하게 쌓인 전공 책을 다시 펼치는 기분입니다. 말로만 듣던 시뮬레이션의 원리가 무엇인지 소개하여 이해하는 데 도움이 되길 바랍니다.


유한요소 해석 Finite Element Method


시뮬레이션의 사전적인 정의는 ‘복잡한 문제나 사회 현상 따위를 해석하고 해결하기 위하여 실제와 비슷한 모형을 만들어 모의적으로 실험하여 그 특성을 파악하는 일’이라고 합니다. 이번 주말에 캠핑을 가려고 성냥 한 통을 샀습니다. 막상 성냥을 켜보려고 했는데 불량이라면 너무 난처하겠지요. 그래서 성냥갑 안에서 하나를 켜봅니다. 다행히도 잘 켜집니다. 그렇다고 의심을 거둘 수는 없습니다. 남은 성냥은 모두 잘 켜질까 염려가 됩니다. 가장 좋은 방법은 무엇일까요? 좀 어리석어 보이지만 가장 확실한 방법은 다 켜 보는 겁니다. 모든 성냥이 잘 켜지는지 확인했고 안심할 수 있지만, 더는 사용할 수 있는 성냥이 없기에 새로운 성냥을 또 사야 하겠군요. 그런데 어쩌지요, 새로 산 성냥은 과연 잘 켜질까요?


우스운 이야기이지만, 제품의 성능을 예측할 수 있다면 염려 대신 안심할 수 있고 위험한 일도 피할 수 있습니다. 가끔 TV를 통해 차량 충돌 테스트가 나오는데, 무서운 속도로 달려와 장애물에 부딪히고 얼마나 안전한지를 평가하는 모습을 봅니다. 그런데 자동차의 안정성 확인도 좋지만, 왠지 ‘아깝다’라거나 ‘나 주면 좋을 텐데’하는 생각이 들기도 하지요. 실제로 한 번 쓰고 폐기할 차량을 충돌 테스트를 위해 엄청난 비용으로 만듭니다. 양산이 아닌 시제품이기에 비용이 엄청나다고 하네요. 앞에 말씀드린 성냥처럼 수도 없이 테스트하면 좋겠지만, 차 한 대 값을 우습게 볼 수는 없습니다. 만약 예측할 수 있다면, 실제 테스트를 대신하여 요즘처럼 좋아진 성능의 컴퓨터로 예측할 수 있다면 비용이나 제품 개발 시간 단축에 엄청난 효과가 있겠지요. 시뮬레이션으로 모든 테스트를 대체할 수는 없고 테스트 횟수를 상당히 줄일 수는 있습니다. 오늘 설명하고자 하는 시뮬레이션도 이런 이유로 산업계 많은 분야에서 다양하게 적용됩니다.


▲ 자동차 충돌 테스트와 시뮬레이션

사진출처 : (좌)https://goo.gl/f6yEMm/(우)https://goo.gl/TdTG03


그럼, 지금부터는 원리를 알아봅시다. 여기에 스프링이 하나 있습니다. 한쪽 끝을 천장에 고정하고 반대쪽 끝을 잡아당긴다면 어떻게 될까요? 당연히 늘어나겠지요. 잡았던 손을 놓으면 다시 원래 상태로 돌아갑니다. 기억에는 중학교 과학 시간에 배웠던 것 같습니다만, 스프링의 힘과 변위의 상관관계가 있고 k값을 스프링 상수라고 합니다. 힘을 주면 늘어나고, 그 길이는 힘의 크기만큼 커지는데 그 정도는 스프링 고유의 값, 스프링 상수와 관련이 있습니다. 이런 이야기를 길게 설명하는 이유는 이 수식이 우리가 하는 시뮬레이션의 가장 기본이기 때문입니다.


선뜻 동의하기는 그렇지만, 대부분의 소재는 스프링처럼 탄성을 갖습니다. 심지어 단단한 철, 돌덩어리도 스프링처럼 힘을 주면 늘어납니다. 물론 너무 작아서 눈으로 보이지 않지요. 힘을 주면 늘어나고 스프링이 가진 고유의 물성(탄성계수)에 따라서 늘어나는 정도가 달라집니다.


▲ Hook's Law

사진출처 : https://goo.gl/oIXF3b


여기에 긴 막대기가 있습니다. 정확히 절반은 철로 되어 있고 반대쪽은 알루미늄으로 되어 있습니다. 양쪽에서 잡아당기면 얼마나 늘어날까요? 간단하게 스프링 2개로 바꾸어서 생각할 수 있습니다. 앞에서 언급했던 F=kx라는 간단한 수식을 가지고 늘어난 길이를 계산할 수 있습니다. 지금처럼 간단한 형상은 어렵지 않게 종이에 써가며 계산할 수 있겠지만, 스프링이 많아지고 모양이 점점 복잡해진다면 손으로는 많이 어려워지겠지요? 여기에서부터 컴퓨터가 필요합니다.


▲ x_합계= x_철+ x_알루미늄=F/k_철 +  F/k_알루미늄 

사진출처 : https://goo.gl/PTyTyk


시뮬레이션보다는 ‘유한요소 해석’이라는 표현이 정확합니다. 앞에서 말한 스프링을 요소(Element)라고 지칭합니다. 우리 주변에 모든 것들을 이런 Element로 표현할 수 있는데요, 이런 과정을 전 처리 (Pre-processing)라고 합니다. 실제 형상과 똑같이 만들려면 Element 개수를 늘리면 됩니다. 그런데 Element의 개수가 많아질수록, 계산하는데 시간이 오래 걸립니다. 그래서 결과에 크게 미치지 않는 범위 내에서 Element의 개수를 조절할 필요가 있습니다. 유한한 개수의 Element로 형상을 만들고 계산하는 방법이 바로 유한요소 해석(FEM: Finite Element Method)이라고 합니다. 이 얘기를 하려고 멀고 먼 길을 지나왔습니다. (다음 호에서 계속)




WRITTEN BY 정규익

청운의 푸른 꿈을 안고 앰코에 입사한 지 어느덧 만 10년이 되었군요. 10년이면 강산도 변한다는데 마음만은 늘 신입사원처럼 모든 일이 신기하고 궁금해서 즐겁게 일했으면 하는 바람입니다.




 


Comments : 댓글을 달아주세요

댓글을 달아 주세요


안녕하세요, 앰코인스토리 독자 여러분! 완연한 봄이네요. 꽃 피고 따뜻한 날이 많아서, 필자는 겨우내 무거웠던 옷도 정리하고 봄맞이 대청소도 하면서 조금씩 봄을 즐기고 있습니다. 지난달에 언급했던, 원가절감에의 노력에 대한 이야기를 이어가겠습니다. 지난 호에는 재료에 대해 살펴봤다면, 이번에는 제조공정과 패키지 구조에 대해서 알아보도록 하겠습니다.


대면적화


반도체 장비들은 대부분 1년 365일 멈추지 않고 가동됩니다. 간혹 뉴스에서 반도체 공장에 정전이 발생해 큰 손해를 봤다는 소식을 접할 수 있는데요, 그만큼 세밀하고 민감한 공정이라 장비 역시 일정한 상태를 유지해야 합니다. 그래서 꺼지지 않고 항상 유지가 되어 있어야 하지요. 장비가 쉬지 않고 가동되고 있다면, 같은 시간 내 더 많은 제품을 생산해야 원가절감을 할 수 있습니다. 어떻게 하면 더 많은 제품을 생산할 수 있을까요?


첫 번째는 기판의 대면적화입니다. 말이 좀 생소하게 들릴 수 있지만 쉽게 말해 한 번에 많이 만들 수 있도록 넓은 면적의 기판을 사용하는 것입니다. 최종 제품의 크기는 작게는 수 mm에서, 크게는 수십 mm에 이릅니다. 그런 제품을 낱개로 작업하지 않고 여러 개가 배치된 스트립으로 만들어서 작업합니다. 일반적으로 패키징의 모든 공정은 스트립 단위로 이루어집니다. 와이어 본딩이나 플립칩 본딩을 시작해서 모든 공정이 마치기까지 스트립 단위로 공정이 진행되는데요, 앞서 설명한 대로 스트립 크기가 넓어져서 더 많은 패키징 개수를 한 번에 처리할 수 있다면, 공정 비용을 낮출 수 있습니다. 아래 그림은 <리드프레임 패키지의 스트립>입니다. 크기가 점점 더 커지면서 배치된 패키징 개수도 더 많아졌음을 알 수 있습니다. 그렇다면 여기서 질문이, 스트립 크기가 클수록 좋다면 지금보다 두 배 세 배 더 크게 만들면 되지 않을까요?

 

▲ QFN strip size


딱 잘라 말해, 그렇게 되면 패키징 공정이 어려워집니다. 몰딩 공정을 생각해 볼까요? 그림을 보면, EMC가 녹아서 금형 한쪽 끝에서 흘러들어 가서 빈 곳 없이 구석구석을 채우는데, 경화도 같이 진행됩니다. 요즘은 패키징 두께도 점점 얇아져서 EMC가 흘러가는 공간도 좁아지는데 전보다 더 먼 거리를 흐르면서 모든 공간을 채우는 것도 더 어려워지겠지요. 그래서 새로운 EMC를 개발하고 몰딩을 하는 장비도 그에 걸맞게 개선되어야 합니다.


몰딩을 해결했다고 해서 끝이 아닙니다. 스트립 크기가 커진 만큼 변형, Warpage도 같이 커질 수 있습니다. Warpage가 커지면 솔더볼을 붙일 때도 각각의 패키지로 자를 때에도 공정에 어려움이 따릅니다. 하지만 이 모든 수고를 통해 가격 경쟁력을 가질 수 있기에 계속 연구를 이어가고 있는 것이지요.


▲ Mold flow behavior in strip


▲ 몰딩 공정 후의 스트립 Warpage


패키징 구조


패키징 가격의 상당 부분은 기판(Substrate)이 차지합니다. 원가절감의 또 다른 시도는 기판의 가격을 낮추기는 데에 멈추지 않고 기판 자체를 생략하는데 이르렀습니다.


▲ 패키징 원가 구조 비교

사진출처 : https://goo.gl/yoYL4F


국내 외의 기판 제작 업체에서 만든 기판을 사용하지 않고, RDL (Redistribution Layer) 공정을 통해 패키징 업체에서 직접 기판을 제작하는 방식입니다. 이런 종류의 패키지를 WLP (Wafer Level Package)라고 부릅니다. Pre-preg와 Core 대신에 수 um 두께의 RDL, Passivation 등으로 기존의 Laminate 기판을 대체할 수 있습니다. 아울러 I/O 개수가 증가하는 추세를 따라잡기 위해 칩 크기보다 큰 FOWLP (Fan-out WL)에 대한 관심이 더 증가하고 있습니다.


▲ (좌)Fan-in vs Fan-out WLP 비교/(우)FOWLP 제조과정

사진출처 : (좌)https://goo.gl/xgJy1b/(우)https://goo.gl/RmNUcn


FOWLP의 장점은 기판 비용이 없어서 원가절감을 기대할 수 있습니다. FCCSP에 비해 Cu pillar 혹은 솔더범프와 같은 chip과 기판 사이의 Interconnection도 생략할 수 있습니다. 기판이 없기에 더 얇은 두께도 구현할 수 있습니다. 기판을 구성하는 두꺼운 절연체(pre-preg, Core)가 없기에 방열 효과 개선도 기대할 수 있습니다.


▲  FOWLP와 경쟁 패키지 사이즈 비교

사진출처 : https://goo.gl/yoYL4F


이렇게 기판을 생략하면, 당연히 기판을 생산하는 업체 입장에서는 고민을 넘어서 생존을 걱정해야 할 처지입니다. 국내외 기판 제조 업체에서 FOWLP에 대항할 수 있는 Panel FOWLP 개발하는 중인데요, FOWLP는 공정의 기본 단위인 Wafer 크기가 제한되어 있습니다. 현재 12인치 크기인데, 이보다 더 큰 Wafer 적용은 현실적으로 많은 어려움이 있습니다. Wafer 크기에 제한된 WLP 대신에 Panel FOWLP는 PCB기판을 사용하므로 Wafer보다 더 큰 면적을 사용할 수 있습니다. 아래 그림에서는 12인치 웨이퍼에 3배에 해당하는 면적으로 패키징할 수 있습니다. 원형의 Wafer에 비해 사각형의 Panel이 면적 활용율에 훨씬 좋습니다. 공정상에 발생할 수 있는 문제만 잘 해결된다면 WLP에 비해 분명 가격 경쟁력이 있는 것으로 평가되겠지요.


▲ Wafer와 Panel 면적 비교

사진출처 : https://goo.gl/mkKmmZ


▲ Wafer 및 Panel면적에 따른 원가 비교

사진출처 : https://goo.gl/yoYL4F


마무리하며


두 번에 걸쳐서 패키징에서 원가절감을 위해 어떤 노력과 연구를 하는지 살펴보았습니다. 아무래도 사람 마음은 조금이라도 더 싼 가격을 찾기 마련입니다. 어제보다 오늘에는 더 나은 기능과 더 낮은 가격을 기대하며 전자제품이 전시된 곳을 사람들은 유심히 쳐다보고 있습니다. 한 번에 끝나지 않고 패키징 업체의 숙명과도 같다고 생각합니다. 원가절감의 관점에서 패키징을 이해하는데 도움이 되었기를 바랍니다.


다음 호에는 또 어떤 이야기를 이어 나갈지 또 고민 속으로 빠져들 것 같군요! 부족함에도 제 이야기에 관심 가져 주시는 분들이 많으시더라고요. 좀 더 재미있고 유익한 내용으로 다시 찾아뵙겠습니다. (응원댓글은 언제나 환영입니다)




WRITTEN BY 정규익

청운의 푸른 꿈을 안고 앰코에 입사한 지 어느덧 만 10년이 되었군요. 10년이면 강산도 변한다는데 마음만은 늘 신입사원처럼 모든 일이 신기하고 궁금해서 즐겁게 일했으면 하는 바람입니다.




 


Comments : 댓글을 달아주세요

댓글을 달아 주세요

  1. 김은희 2017.04.18 08:09 신고 Address Modify/Delete Reply

    원가절감 가격 경쟁으로 패키지 사이즈가 커졌네요.
    제가 입사했을때는 스트립이 아담 사이즈였는데...
    요즘 작업하는 자재는 기본 74타입 이상으로 빅 사이즈...ㅎㅎㅎ
    반도체에서도 세월의 무게 느껴지네요.
    다음호을 기다리며...


반도체와 원가절감


안녕하세요, 앰코인스토리 독자 여러분! 2월이 가고 3월이 오고 있습니다. 추었던 겨울을 뒤로 한 채 따뜻한 봄이 오기를 간절히 바라봅니다. 얼마 전, 대형마트 한쪽에 전시된 가전제품 코너를 둘러봤습니다. 남자라서 그런지 다른 것보다 TV가 눈에 들어왔습니다. 얇고도 넓은 화면에서 탄성을 자아낼 만한 화려한 장면에 한동안 넋을 잃고 쳐다봤습니다. 예상보다 싼 가격에 꼭 사고 싶다는 마음이 좀처럼 떠나지 않았습니다. 불과 몇 년 전과 비교해도 성능은 더 좋아지고 화면 크기보다 가격은 반대로 그대로이거나 더 낮아졌습니다.


고등학교 시절, 아버지 몰래 들고 온 휴대전화를 자랑하던 친구가 있었는데 전화만 되던 벽돌보다 큰 핸드폰이 200만 원 가까이한다는 사실에 큰 충격을 받았습니다. 하지만 그때와 비교할 수 없을 정도로 최첨단의 휴대전화이지만 이상하게도 가격은 점점 더 낮아지고 있습니다. 왜 그럴까요? 많은 대답을 할 수 있겠지만 기술개발과 더불어 오늘 이야기할 주제인 ‘원가절감’이라고 하겠습니다. TV에 들어가는 반도체 패키지도 가격 경쟁력을 가지려면 원가절감을 피해갈 수 없겠지요. 그래서 이번 이야기에는 반도체 패키징에서 어떤 수고와 노력이 있는지에 대해서 이야기해 보려고 합니다. 그런데 할 이야기가 많아서, 오늘은 먼저 소재에 대한 이야기를 해볼게요!


반도체와 Gold wire


먼저, 반도체 패키징에 사용되는 소재를 살펴봅시다. 패키징에는 여러 가지 소재가 사용됩니다. 리드프레임이나 PCB와 같은 기판이 있겠고, EMC (epoxy mold compound), Die adhesive, Gold wire에 이르기까지 다양한 종류의 소재들이 사용됩니다. 이러한 소재들을 생산하는 업체들도 가격 경쟁력을 갖추기 위해 많은 노력을 하고 있지요. 그렇다면 패키징을 하는 업체 입장에서는 어떻게 하면 소재 비용을 줄일 수 있을까요?


첫 번째, 골드 와이어(Gold wire)가 있습니다. 이는 칩과 외부 입출력 단자를 전기적으로 연결해주는 역할을 합니다. 흔한 말로 ‘금값’이라고 하는데 그만큼 가격이 비싸지요. 지난 30여 년간의 금 가격의 변화를 보면 꾸준히 상승하고 있습니다. 반도체 패키지를 만들려는 고객 입장에서는 금값은 오르더라도 패키지 제작 비용이 같이 오르는 것은 원치 않겠지요. 그렇다면 가능한 한 Gold wire를 조금이라도 덜 쓰는 것이 원가절감에 큰 도움이 됩니다.


▲ 금 가격 변동 / Gold wire 지름에 따른 가격 비교

사진출처 : (좌)https://goo.gl/eIIPGG/(우)https://goo.gl/2D2TkE


보통 사람의 머리카락 두께는 50에서 100㎛ 정도라고 합니다. 패키지에 사용되는 Gold wire는 이보다 훨씬 얇은 25㎛ 이하입니다. 조금이라도 더 얇은 Gold wire를 쓴다면 그만큼 가격 경쟁력이 생기겠지요. 그런데 한도 끝도 없이 얇아질 수는 없습니다. 얇아진 만큼 전기적인 특성이 안 좋아지고 몰딩을 하는 동안 sweeping에 취약하여 인접한 wire와 합선이 되는 불량이 발생할 수도 있기 때문이지요.


▲ Wire Cost Savings Copper vs. Gold / 다양한 wire 소재들


금은 비싸니까 상대적으로 가격이 저렴한 소재도 있습니다. 대표적인 것인 구리(Cu)입니다. 구리가 아무리 비싸다 하더라도 금에 비할 바는 못되겠지요. 하지만 구리는 쉽게 산화가 되고 금에 비해 딱딱해서 공정에 많은 주의를 기울여야 합니다. 그 외에도 가격 경쟁력이 있는 다양한 소재의 wire들이 있습니다.


소재를 바꾸는 것 다음으로, Gold wire를 적게 쓰면 됩니다. 가능한 칩(chip)에 가까운 곳에 Wire를 연결하면 되겠지요. Chip을 기판 위에 붙이려면 일종의 접착제가 필요합니다. 이럴 때는 ‘에폭시(epoxy)’를 사용하는데요, Chip을 붙이는 동안 액상의 epoxy가 chip 바깥으로 일부 흘러나오게 됩니다. Wire를 본딩하는 곳이 chip에서 너무 가까워 epoxy가 묻는다면 제대로 본딩이 안 될 수도 있습니다. 에폭시 대신 필름 형태의 DAF (die attach film)을 사용한다면 wire를 상당히 짧게 할 수 있습니다. 또 하나 배선의 두께와 폭을 줄인다면 그만큼 wire를 짧게 할 수 있습니다. 그런데 기판의 배선을 두께와 폭을 줄이면 기판 제작 비용이 증가하니, 이것도 고려해서 설계해야 하겠지요.


▲ Bond finger위치 비교 Epoxy vs DAF / Bond finger pitch에 따른 wire length 비교


반도체와 Substrate


두 번째로 이야기 하고 싶은 소재는 기판(substrate)입니다. 기판 설계에 한 트렌드는 Core가 없는 Coreless입니다. 전통적인 기판은 두꺼운 Core를 중심으로 양쪽에 배선층을 적층합니다. Core가 없다면 가격이 감소하고 패키지 전체 두께를 낮출 수 있어서 많이 주목받고 있는 기술이지요. 언제나 그렇지만 세상에 쉽고 편한 길은 없습니다. 비교적 딱딱한 Core가 없어서 Warpage에 영향을 미칠 수 있고, 혹은 전기적 특성에도 문제가 발생할 수 있습니다. 따라서 다양한 분야에서 동시에 패키지 성능 평가가 필요합니다.


기판의 배선층이 많아질수록 제조하는 공정이 추가되므로 가격은 상승합니다. 배선층 수를 줄일 수만 있다면 이 역시 원가절감에 큰 도움이 되겠지요. ETS (Embedded Trace Substrate)라는 기술도 coreless 기판의 일종인데, Core 대신에 프리프레그(Pre-Preg)를 사용하고 배선층 수도 줄일 수 있어서 최근 주목받고 있는 기술입니다.


▲ Cored vs Coreless substrate 단면 비교 / Embedded trace substrate 단면 구조

사진출처 : (좌)https://goo.gl/8VNN1I/(우)https://goo.gl/wy8RWd


언젠가 방문했던 원자재 납품 업체 사무실 한쪽 벽 화이트보드에 이런 글이 쓰여 있었습니다. ‘원가절감, 줄이지 못하면 죽는다.’ 좀 무섭기도 한 표현인데요, 경쟁력을 갖추기 위해서는 원가절감은 선택이 아니라 필수가 되었습니다. 그래서 절박하고 결연한 의지를 표현한 것이라고 생각합니다. 가전제품 코너 앞에서 제품 가격표를 보고 마음을 졸이는 저 자신을 보면, 원가절감이 현업에서 참 중요한 일임을 새삼 느끼게 됩니다. 이번에는 소재를 가지고 이야기했다면 다음에는 제조공정 중에 어떤 기술들이 있는지를 살펴보도록 하겠습니다. 다음 호에서 만나요~!




WRITTEN BY 정규익

청운의 푸른 꿈을 안고 앰코에 입사한 지 어느덧 만 10년이 되었군요. 10년이면 강산도 변한다는데 마음만은 늘 신입사원처럼 모든 일이 신기하고 궁금해서 즐겁게 일했으면 하는 바람입니다.





Comments : 댓글을 달아주세요

댓글을 달아 주세요

  1. 김 은희 2017.04.04 21:32 신고 Address Modify/Delete Reply

    시티폰...삐삐...폴더 폰...

    그때 진짜 그 커다란 핸드폰을 자랑스럽게 남들 보란듯이 우쭐해서
    들고 다녔네요.

    잠시 옛 생각에 행복 했습니다,




(지난 호에서 이어집니다) 그리고 한 가지 더, 리드프레임 패키지보다 패키지 아래 전 면적에 입출력 단자를 배치시킬 수 있는데요, 이를 BGA(Ball Grid Array)라고 부릅니다. 빠지는 곳 없이 전 면적으로 빼곡히 채우고, BGA의 피치가 작아질수록 사용할 수 있는 입출력 단자의 개수도 많아집니다.


▲리드프레임 패키지의 와이어 본딩 연결


 

▲ 복잡한 PCB 설계

사진출처 : https://goo.gl/edkd7K


그렇다고 마냥 PCB만 선호할 수는 없습니다. 당연히 리드프레임보다 비싸지기 때문입니다. 배선층이 2개, 4개 등 한없이 많아질 수 있지만, 그만큼 만들기도 어렵습니다. 자, 이렇게 비유해 볼게요. 집 앞에 잠깐 나가서 음료수와 과자 몇 봉지를 사려는 데 결혼식에나 어울릴 법한 옷을 차려입지는 않겠지요. 그 반대의 상황에서도 마찬가지고요. 기판의 특성에 따라서 어떤 부분은 좋지만 반대로 그렇지 않은 특성들이 있습니다. 그래서 만들려고 하는 제품이 필요로 하는 성능과 가격 등을 따져서 선택하게 됩니다.


패키지 성능 평가와 설계


기판 설계까지 열심히 했는데 과연 그 패키지 제품이 고객이 원하는 만큼의 성능을 낼 수 있을지도 사전에 혹은 동시에 평가합니다. 그중에 하나는 열 특성 평가입니다. 앞서 다른 필자님이 소개한 내용에 패키지의 열 성능과 평가가 있었는데요, 그렇게 제품이 실제로 작동하게 될 장비 안에서 원하는 만큼의 열 성능을 낼 수 있을지를 평가합니다. 만약 만족을 못 한다면 패키지 소재를 바꾸거나 크기와 두께 등을 바꿔가면서 평가를 해봅니다. 그래도 안 된다면 패키지 구조를 바꾸거나 고객의 요구 조건을 좀 낮춰야 한다고 제안도 합니다.

그리고 두 번째는 전기적인 특성입니다. 가장 대표적인 평가 중 하나는 특성 임피던스입니다. 패키지가 작동하다 보면 원하지 않는 저항 성분이 발생하여 전송하는 신호의 손실을 주게 됩니다. 손실을 최소화할 수 있도록 특성 임피던스를 맞추기 위해 패키지 제품에 알맞은 설계값을 제공합니다.

세 번째는 변형과 파손에 대한 예측 평가입니다. 제품을 만드는 중에도 그렇고, 패키지를 실장할 때에도 패키지의 변형은 큰 골칫거리입니다. 온도가 변하면 열팽창이 일어나는데, 서로 다른 소재로 구성된 패키지는 그래서 열변형은 피할 수 없는 문제입니다. 변형만 일어나면 다행이지만 그것 때문에 내부에서 깨지고 끊어진다면 큰 손실입니다. 그래서 컴퓨터를 사용한 해석 덕분에 예측할 수 있는데요, 이것 역시 여러 소재를 바꾸거나 구조 변경을 통해서 허용 범위 내로 변형을 제한할 수 있습니다.


처음 입사했을 때에 한 선배가 하는 말이, 호랑이 담배 피우던 시절에는 너무 급해서 컴퓨터 CAD 대신에 제도판에서 자로 선을 그려 도면을 만든 적도 있다고 들었습니다. 아주 오래전의 일이지만, 그때 비해 기술은 훨씬 더 발전했고 과거에는 고려하지 않았던 무수한 일들을 설계 단계에서 고민하고 있습니다. 물론 위에서 설명하지 못한, 많은 설계 조건이 더 있습니다. 체계화된 설계 단계와 수많은 엔지니어의 경험까지 녹아들어 설계가 완성됩니다. 한 제품의 설계가 끝나고 무사히 생산이 잘 되었다는 소리를 들으면 누가 알아주지 않는다고 해도 마음이 뿌듯합니다.


이제, 다음에는 무슨 내용으로 이어갈까 고민 중입니다. 혹 댓글로 궁금한 내용이 있으시다면 남겨주세요. 참고해보겠습니다. (^_^) 그럼 다음 호에 만나요!




WRITTEN BY 정규익

청운의 푸른 꿈을 안고 앰코에 입사한 지 어느덧 만 10년이 되었군요. 10년이면 강산도 변한다는데 마음만은 늘 신입사원처럼 모든 일이 신기하고 궁금해서 즐겁게 일했으면 하는 바람입니다.




 


Comments : 댓글을 달아주세요

댓글을 달아 주세요

  1. 함초롬히 2017.02.13 05:34 신고 Address Modify/Delete Reply

    나의 반도체에 대한 지식은 "도체와 부도체의 중간 물질" 요기까지 인데...
    반도체에 대한 깊은 지식을 접할 수 있는 코너라 챙겨 보고 있습니다,
    마치 재미있는 미니 시리즈 기다리는 마음으로 3편을 기대하며...
    감사히 지식 담아 갑니다,

    • 정규익 2017.02.23 14:28 신고 Address Modify/Delete

      한 마디 인사가 글쓰는 사람에게는 큰 격려가 됩니다. 작지만 반도체 패키징을 이해하는데 도움이 되길 바랍니다.

  2. 2017.03.23 01:07 Address Modify/Delete Reply

    비밀댓글입니다

    • 정규익 2017.03.23 10:03 신고 Address Modify/Delete

      안녕하세요
      비밀댓글로 하셨는데 권한설정에 문제가 있는지 확인이 늦었습니다.

      열성능평가는 패키지 내부에 칩에서 발열할 때에 열이 외부로 얼마나 잘 전달되는지를 평가하는 것입니다. 요즘 다양한 종류의 CFD프로그램이 있고 IC패키징에 특화된 프로그램도 많이 있습니다. 유한요소 해석에 대한 이해만 있다면 프로그램이야 금방 익힐 수 있을텐데요. 학부 혹은 석사과정에서 열전달에 대한 이해가 우선되어야 하겠죠.

      패키지는 제조 과정은 물론 보드 실장할 때까지 다양한 온도 조건에 노출되는데요. 실리콘 칩을 비롯하여 다양한 소재로 구성되어 있는 만큼 온도 변화에 따라 열팽창계수 차이로 인해 변형이 일어나고 때에 따라서 큰 품질 문제로 이어집니다. 이 역시 일반적인 구조해석 프로그램을 사용하고 있습니다. 상용프로그램에 능숙한 것도 유리하지만 무엇보다 재료역학에 대한 기본이 튼튼해야 나중에 입사해서 일을 할 때도 어려움이 없습니다.

      질문하신 분이 하시는 분야가 Plastic injection molding 해석으로 보입니다. 말씀하시는대로 Molding공정을 위해 그와 같은 해석을 하고 있습니다. 앰코인스토리에서 예전 글을 보면 관련 내용이 있습니다. 온도와 시간에 따라 흐름성이 바뀌는 EMC가 패키지 내부에 채워지는 과정을 분석하는 일은 만만치 않습니다. 과거에 비해 패키지는 점점 더 작아지고 복잡해지다보니 이와 같은 몰딩공정도 어려워지고 시뮬레이션을 통한 다양한 연구의 필요성이 더욱 증가하고 있습니다. 해석 프로그램을 자유자재로 다루는 것도 좋지만 만약 이 분야를 발전시키시고 싶다면 재료 분석 분야에 더욱 내실을 다지면 좋겠습니다. 유변학에 대해서도 이론적으로 더욱 탄탄해지면 좋겠구요.

      충분한 답변이 되었는지는 모르겠습니다. 취업을 앞두고 막연한 두려움이 있겠지만 기본에 충실한 사람은 어딜 가서도 인정받고 환영받으리라 믿습니다. 하시는 공부와 연구에 좋은 결과가 있기를 바랍니다.

  3. 호호 2017.03.24 14:08 신고 Address Modify/Delete Reply

    위에 질문 달았던 학생입니다. 정말 자세한 답변 감사합니다.
    사실 이렇게 빠른 답변을 달아주실지 상상도 못했습니다. [건강한 반도체 이야기]부터 [반도체 이야기]까지 꼼꼼히 필기를 하며 공부를 하고 있습니다.

    저는 석사 과정 학생이고, 정규익 선생님께서 말씀하신대로 plastic injection molding 전공 학생입니다. 재료를 컴파운딩 및 블렌딩 하여 압출을 한 후, 사출을 통해 유변학적 분석을 하기도하고, 유동 거동을 예측 및 warpagee를 최소화 하기 위한 연구를 하고있습니다.

    선생님께서 이 분야를 발전시키기 싶다면 재료 분석 분야에 더욱 내실을 다지면 좋겠다고 말씀해주셨는데요. 조금만 더 구체적으로 가이드를 잡아주실 수 있으실까요? 말씀하시는 재료 분석이 유변학, 내충격석, 경도, 내스크래치성, 인장강도 등 재료에 관한 물성분석을 말씀하시는건지, 아니면 패키징을 하기 위한 재료를 분석을 하시라는건지 궁금합니다.
    바쁘실텐데 죄송하지만 마지막으로 질문 드리겠습니다. 답변 부탁드립니다 ㅎㅎ 감사합니다!

    • 정규익 2017.03.24 17:16 신고 Address Modify/Delete

      제가 쓴 글을 누군가가 열심히 공부하는 자료로 쓴다니 무거운 책임감을 또 느낍니다.
      반도체를 전공하는지 모르겠으나 말씀하신 warpage와 반도체 분야에서 warpage는 조금 다른 면이 있습니다. 패키지에 포함된 다양한 소재들의 열 물성 차이로 변형이 발생합니다. 이는 플라스틱 사출 후에 발생하는 warpage와 조금 다르지 않을까 합니다. 반도체 분야에 관심이 있다면 재료역학에 대해서도 공부하시면 좋을 것 같군요.

      말씀하신 유변학, 경도, 내충격성 등은 꼭 반도체 분야가 아니더라도 유용하게 사용할 수 있는 이론적 배경입니다. 제가 말씀드린 것은 플라스틱 사출 해석에 다양한 경험도 중요하겠지만 이를 지지하는 이론적 바탕이 탄탄해야 어떤 문제가 주어져도 길을 찾아갈 수 있는 능력을 갖출 수 있다고 생각합니다.

      반도체 분야에 계속 공부하고 도전하고 싶으면 재료역학(Mechanics)에 대해서도 관심을 가져보면 좋겠습니다. 추가로 궁금한 점이 있으면 Email주소를 남겨주세요.

  4. 2017.09.13 16:19 Address Modify/Delete Reply

    비밀댓글입니다

    • 미스터 반 2017.09.13 16:50 신고 Address Modify/Delete

      정연욱독자님~비밀댓글로이메일주소남겨주시면 필자님께전달해드리겠습니다. (필자님은 비밀댓글을 못보셔서요~) 사보담당자 올림